Přednášky

FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ
VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ


Digitální integrované obvody

Garant předmětu:
Prof. Ing. Vladislav Musil, CSc.

Autoři textu:
Prof. Ing. Vladislav Musil, CSc.
Ing. Pavel Šteffan
Brno 1.8. 2006
2 FEKT Vysokého učení technického v Brně
Obsah
1 ÚVOD..................................................................................................................................7
2 DIGITÁLNÍ INTEGROVANÉ OBVODY......................................................................7
2.1 VLASTNOSTI LOGICKÝCH HRADEL................................................................................. 10
2.1.1 Šumová imunita......................................................................................... 10
2.1.2 Zatížitelnost výstupu logického hradla...................................................... 12
2.2 ZÁKLADNÍ DIGITÁLNÍ FUNKČNÍ BLOKY ......................................................................... 13
2.2.1 Kombinační obvody................................................................................... 13
2.2.2 Sekvenční obvody ...................................................................................... 14
3 BIPOLÁRNÍ DIGITÁLNÍ OBVODY ...........................................................................16
3.1 JEDNODUCHÝ BIPOLÁRNÍ INVERTOR.............................................................................. 17
3.2 OBVODY TTL................................................................................................................ 18
3.3 VÝCHOZÍ HRADLO TTL................................................................................................. 19
3.4 ZÁKLADNÍ HRADLO TTL A JEHO MODIFIKACE............................................................... 20
3.5 DALŠÍ ŘADY OBVODŮ TTL............................................................................................ 30
3.5.1 Obvody řady S ........................................................................................... 31
3.5.2 Obvody řady LS......................................................................................... 33
3.5.3 Obvody řady ALS ...................................................................................... 34
3.5.4 Hradlo FAST ............................................................................................. 39
3.5.5 Slučitelnost a zaměnitelnost ...................................................................... 41
3.6 STATICKÁ A DYNAMICKÁ ODOLNOST PROTI RUŠENÍ ...................................................... 43
3.6.1 Pokyny pro aplikaci obvodů řady LS a ALS.............................................. 46
3.7 OBVODY ECL ............................................................................................................... 50
3.8 OBVODY I
2
L.................................................................................................................. 63
3.8.1 Syntéza logických obvodů I
2
L................................................................... 69
3.8.2 Smíšené obvody ......................................................................................... 72
3.9 SHRNUTÍ ZÁKLADNÍCH VLASTNOSTÍ LOGICKÝCH BIPOLÁRNÍCH IO ............................... 73
4 UNIPOLÁRNÍ DIGITÁLNÍ OBVODY ........................................................................75
4.1 DIGITÁLNÍ OBVODY S TRANZISTORY MOS.................................................................... 75
4.2 FUNKČNÍ OBVODY DIGITÁLNÍCH OBVODŮ MOS............................................................ 76
4.3 STATICKÝ INVERTOR..................................................................................................... 76
4.4 INVERTOR NMOS ......................................................................................................... 77
4.5 ŠUMOVÁ IMUNITA ......................................................................................................... 79
4.6 STEJNOSMĚRNÁ ANALÝZA OCHUZENÉHO INVERTORU ................................................... 80
4.7 ČASOVÁ ODEZVA INVERTORU ....................................................................................... 81
4.7.1 Dynamické vlastnosti invertoru................................................................. 81
4.8 NÁVRH ROZMĚRŮ INVERTORU....................................................................................... 84
4.8.1 Postup návrhu ........................................................................................... 85
4.9 INVERTOR CMOS ......................................................................................................... 86
4.9.1 Stejnosměrná analýza invertoru CMOS.................................................... 87
4.9.2 Časová odezva invertoru CMOS ............................................................... 89
4.9.3 Určení vstupních úrovní............................................................................ 90
4.10 ZPOŽDĚNÍ LOGICKÝCH HRADEL..................................................................................... 91
4.11 URČENÍ NÁBĚŽNÉ A SESTUPNÉ HRANY .......................................................................... 92
4.12 VÍCEVSTUPOVÁ HRADLA NMOS A CMOS ................................................................... 94
4.12.1 Dvouvstupové hradlo NMOS..................................................................... 94
Digitální integrované obvody 3
4.12.2 Logická hradla CMOS...............................................................................95
4.12.3 Symetrie logických hradel..........................................................................96
4.12.4 Symetrie invertoru......................................................................................97
4.12.5 Symetrie logických hradel typu NAND ......................................................97
4.12.6 Symetrie logických hradel typu NOR.........................................................98
4.12.7 Možnosti zlepšení symetrie ........................................................................98
4.13 TRANZISTOR TYPU N JAKO SPÍNAČ ..............................................................................100
4.14 TRANZISTOR TYPU P JAKO SPÍNAČ...............................................................................100
4.15 DYNAMICKÉ OBVODY ..................................................................................................102
4.16 DVOUFÁZOVÁ POMĚROVÁ PAMĚŤOVÁ BUŇKA.............................................................103
4.17 DYNAMICKÝ POSUVNÝ REGISTR CMOS ......................................................................105
4.18 OBVODY TYPU DOMINO ...............................................................................................105
4.19 DIGITÁLNÍ OBVODY S TRANZISTORY MESFET............................................................106
4.20 SHRNUTÍ ZÁKLADNÍCH VLASTNOSTÍ LOGICKÝCH UNIPOLÁRNÍCH IO ...........................107
4.21 INTEGROVANÉ OBVODY BICMOS ...............................................................................109
4.22 SYSTÉMY VLSI ...........................................................................................................109
4.23 KOMUNIKACE UVNITŘ ČIPU .........................................................................................110
4.24 VNĚJŠÍ KOMUNIKACE MEZI VLSI OBVODY ..................................................................111
4.25 ZÁKLADNÍ ČÍSLICOVÉ FUNKČNÍ BLOKY........................................................................112





4 FEKT Vysokého učení technického v Brně
Seznam obrázků
OBR. 1.1: ROZDĚLENÍ LOGICKÝCH IO VYTVÁŘENÝCH NA BÁZI KŘEMÍKU ........................... 7
OBR. 1.2: TECHNOLOGIE POUŽÍVANÁ PRO VÝROBU DIGITÁLNÍCH OBVODŮ RŮZNÝCH STUPŇŮ
INTEGRACE............................................................................................................... 8
OBR. 1.3: VSTUPNÍ A VÝSTUPNÍ ÚROVNĚ LOGICKÝCH HRADEL DEFINUJÍCÍ ŠUMOVOU IMUNITU .
.......................................................................................................................... 10
OBR. 1.4: PŘEVODNÍ CHARAKTERISTIKA LOGICKÉHO HRADLA.......................................... 11
OBR. 1.5: HRADLO ZATÍŽENÉ A VSTUPY DALŠÍCH HRADEL................................................ 13
OBR. 1.6: FUNKČNÍ BLOKY – KOMBINAČNÍ LOGICKÉ ČLENY.............................................. 14
OBR. 1.7: FUNKČNÍ BLOKY – SEKVENČNÍ LOGICKÉ ČLENY ................................................ 14
OBR. 2.1: DIODOVÁ LOGIKA.............................................................................................. 17
OBR. 2.2: ELEKTRICKÉ SCHÉMA INVERTORU..................................................................... 17
OBR. 2.3: ČLEN NAND V ZÁKLADNÍM PROVEDENÉ V DIODOVÉ LOGICE ........................... 18
OBR. 2.4: VÝCHOZÍ (ELEMENTÁRNÍ) HRADLO NAND....................................................... 19
OBR. 2.5: VÝCHOZÍ LOGICKÉ HRADLO: A) ELEKTRICKÉ SCHÉMA, B) NÁHRADNÍ OBVOD PRO
LOG1 NA VÝSTUPU F,C) NÁHRADNÍ OBVOD PRO LOG0 NA VÝSTUPU F................ 20
OBR. 2.6: HRADLO TTL S FUNKCÍ NAND......................................................................... 21
OBR. 2.7: ČINNOST HRADLA NAND PŘI ÚROVNÍCH LOG0 A LOG1 NA VÝSTUPU................ 22
OBR. 2.8: PŘEVODNÍ CHARAKTERISTIKA LOGICKÉHO HRADLA TTL NAND ..................... 22
OBR. 2.9: ZÁKLADNÍ HRADLO NAND V TECHNOLOGII TTL ............................................. 23
OBR. 2.10: MODIFIKACE ZÁKLADNÍHO HRADLA NAND ..................................................... 24
OBR. 2.11: HRADLO NAND S OTEVŘENÝM KOLEKTOREM ................................................ 24
OBR. 2.12: MODIFIKACE ZÁKLADNÍHO HRADLA NAND ..................................................... 24
OBR. 2.13: STATICKÉ CHARAKTERISTIKY HRADLA TTL...................................................... 25
OBR. 2.14: STATICKÉ VÝSTUPNÍ CHA-RAKTERISTIKY PRO LOG0 (ÚROVEŇ L) NA VÝSTUPU V
JEMNĚJŠÍM MĚŘÍTKU VÝSTUPNÍHO NAPĚTÍ......................................................... 26
OBR. 2.15: "POSÍLENÍ" VÝSTUPU OBVODU TTL .................................................................. 26
OBR. 2.16:. PROUDOVÉ POMĚRY NA VSTUPU HRADLA.......................................................... 27
OBR. 2.17: ODBĚROVÁ CHARAKTERISTIKA PŘI KAPACITNÍ ZÁTĚŽI A PULSNÍM VSTUPNÍM
NAPĚTÍ............................................................................................................... 27
OBR. 2.18: VZÁJEMNÉ PROPOJOVÁNÍ LOGICKÝCH ČLENŮ - K DEFINICI LOGICKÉHO ZISKU
(VĚTVITELNOSTI) N ............................................. 27
OBR. 2.19: POUŽITÍ HRADLA NAND S OTEVŘENÝM KOLEKTOREM ..................................... 27
OBR. 2.20: LOGICKÝ ČLEN NOR (A) A AND-OR-INVERT (B) .......................................... 28
OBR. 2.21: DEFINICE ČASOVÝCH PRŮBĚHŮ. DOBA ČELA T
TLH
= 20 NS, DOBA TÝLU T
THL
= 20
NS, DOBA ZPOŽDĚNÍ PŘENOSU SIGNÁLU TP = 0,5(T
PLH
- TP
HL
)............................. 29
OBR. 2.22: PŘEVODNÍ CHARAKTERISTIKA LOGICKÉHO ČLENU TESLA ŘADY 74................. 29
OBR. 2.23: TOLERANČNÍ DIAGRAMY PRO VSTUPNÍ A VÝSTUPNÍ SIGNÁLY............................ 29
OBR. 2.24: VÝVOJ JEDNOTLIVÝCH TYPOVÝCH ŘAD OBVODŮ TTL ...................................... 31
OBR. 2.25: VE VÝVOJI BIPOLÁRNÍCH DIGITÁLNÍCH IO MŮŽEME ROZLIŠIT TŘI GENERACE Z
HLEDISKA SPOTŘEBY A ZPOŽDĚNÍ...................................................................... 31
OBR. 2.26: TRANZISTOR NPN SE SCHOTTKYHO DIODOU .................................................... 32
OBR. 2.27: MODIFIKACE ZÁKLADNÍHO HRADLA NAND: A) NÍZKOPŘÍKONOVÉ (L), B)
RYCHLÉ (H)....................................................................................................... 32
OBR. 2.28: MODIFIKACE ZÁKLADNÍHO HRADLA NAND: A) RYCHLÉ SCHOTTKYHO (S),
NÍZKOPŘÍKONOVÉ SCHOTTKYHO (LS)............................................................... 33
OBR. 2.29: MODIFIKACE ZÁKLADNÍHO HRADLA NAND - ŘADA ALS ................................. 34
OBR. 2.30: MODIFIKACE ZÁKLADNÍHO HRADLA NAND- ŘADA FAST................................ 35
OBR. 2.31: POUŽITÍ SCHOTTKYHO DIOD K POTLAČENÍ SATURACE....................................... 36
Digitální integrované obvody 5
OBR. 2.32: RŮZNÁ ZAPOJENÍ VSTUPNÍ ČÁSTI OBVODŮ LS.........................................................36
OBR. 2.33: PŘEVODNÍ CHARAKTERISTIKA HRADLA ŘADY LS....................................................37
OBR. 2.34: STATICKÁ VÝSTUPNÍ CHARAKTERISTIKA VE STAVU H NA VÝSTUPU PRO NORMÁLNÍ A
VÝKONOVÉ PROVEDENÍ HRADLA ŘADY LS ........................................................................37
OBR. 2.35: STATICKÁ VSTUPNÍ CHARAKTERISTIKA HRADLA ŘADY LS......................................37
OBR. 2.36: ODBĚR PROUDU V ZÁVISLOSTI NA KMITOČTU PRO NĚKTERÉ OBVODY ŘADY LS......38
OBR. 2.37: MOŽNÁ ZAPOJENÍ VÝSTUPNÍ ČÁSTI OBVODŮ ŘADY ALS.........................................39
OBR. 2.38: PŘEVODNÍ CHARAKTERISTIKA HRADLA ŘADY ALS.................................................39
OBR. 2.39: VSTUPNÍ CHARAKTERISTIKA HRADLA ŘADY ALS, FAST, LS, TTL A STTL...........39
OBR. 2.40: VÝSTUPNÍ CHARAKTERISTIKY HRADLA ŘADY ALS.................................................39
OBR. 2.41: ZÁVISLOST NAPÁJECÍCH PROUDŮ VE STAVU L A H NA TEPLOTĚ A NAPÁJECÍM NAPĚTÍ
(PRO HRADLO ŘADY ALS) .................................................................................................40
OBR. 2.42: ZÁVISLOST ZPOŽDĚNÍ HRADLA ŘADY ALS NA TEPLOTĚ A KAPACITĚ ZÁTĚŽE .........40
OBR. 2.43: OBVOD EXOR: A) V ŘADĚ A, S, L, LS, B) V ŘADĚ ALS ..........................................40
OBR. 2.44: ZAPOJENÍ OBVODU EXOR V ŘADĚ ALS ..................................................................41
OBR. 2.45: EMITOROVĚ VÁZANÝ DIFERENČNÍ PÁR...............................................................50
OBR. 2.46: ECL HRADLO OR/NOR ..........................................................................................51
OBR. 2.47: OBVOD ECL............................................................................................................52
OBR. 2.48: ÚPLNÉ ELEKTRICKÉ SCHÉMA LOGICKÉHO HRADLA ECL S FUNKCÍ OR/NOR..........52
OBR. 2.49: PŘEVODNÍ CHARAKTERISTIKA LOGICKÉHO HRADLA ECL S FUNKCÍ OR/NOR ........53
OBR. 2.50: NAPĚŤOVÉ A PROUDOVÉ POMĚRY V HRADLE ECL - NA VSTUPU ÚROVEŇ L ............54
OBR. 2.51: NAPĚŤOVÉ A PROUDOVÉ POMĚRY V HRADLE ECL - NA VSTUPU ÚROVEŇ H............54
OBR. 2.52: CHARAKTERISTIKY OBVODU ECL...........................................................................55
OBR. 2.53: PŘÍMÝM PROPOJENÍM VÝSTUPŮ ZÍSKÁME SLOŽITĚJŠÍ LOGICKÉ FUNKCE ..................56
OBR. 2.54: REALIZACE FUNKCE EXOR DVOUSTUPŇOVOU LOGIKOU.........................................56
OBR. 2.55: PAMĚŤOVÁ BUŇKA ECL .........................................................................................57
OBR. 2.56: SCHÉMA ZÁKLADNÍHO HRADLA OR/NOR ŘADY MECL 10 000 .............................58
OBR. 2.57: SCHÉMA ZÁKLADNÍHO HRADLA OR/NOR ŘADY MECL III (V ZÁVORCE UVEDENÉ
ODPORY PLATÍ PRO NÍZKOIMPEDANČNÍ VERZI) ..................................................................59
OBR. 2.58: SCHÉMA ZÁKLADNÍHO HRADLA OR/NOR Z ŘADY FAIRCHILD 9500 .......................60
OBR. 2.59: ČÁST OBVODU ECL PRO VÝPOČET TEPLOTNÍCH POMĚRŮ........................................61
OBR. 2.60: MOŽNÝ ZPŮSOB TEPLOTNÍ KOMPENZACE ................................................................61
OBR. 2.61: VSTUPNÍ ZESILOVAČ A DĚLIČ ČTYŘMI S OBVODY Z ŘADY MECL 10 000................62
OBR. 2.62: DĚLIČ DESETI S OBVODY ŘADY MECL 10 000........................................................62
OBR. 2.63: ZAPOJENÍ VSTUPNÍCH A VÝSTUPNÍCH OBVODŮ........................................................63
OBR. 2.64: PRVKY HRADLA DCTL ...........................................................................................64
OBR. 2.65: ZÁKLADNÍHO LOGICKÉHO ČLENU I
2
L......................................................................64
OBR. 2.66: FUNKČNÍ VRSTVY ČLENU I
2
L...................................................................................64
OBR. 2.67: BUNKA I
2
L..............................................................................................................66
OBR. 2.68: TVORBA POŽADOVANÝCH LOGICKÝCH FUNKCÍ .......................................................66
OBR. 2.69: DYNAMICKÉ VLASTNOSTI OBVODŮ I
2
L ...................................................................68
OBR. 2.70: SLUČITELNOST OBVODŮ I
2
L S TTL .........................................................................68
OBR. 2.71: PRINCIP SYMBOLICKÉHO ZNÁZORNĚNÍ ....................................................................70
OBR. 2.72: REALIZACE OBVODU I
2
L .........................................................................................70
OBR. 2.73: PŘÍKLAD BUŇKY S OBVODY NAND A AND............................................................71
OBR. 2.74: NÁVRH BUŇKY S OBVODY NOR .............................................................................72
6 FEKT Vysokého učení technického v Brně
Seznam tabulek
TAB. 3.1: RŮZNÁ ZNAČENÍ JEDNOTLIVÝCH ŘAD OBVODŮ TTL ..................................... 41
TAB. 3.2: ROZSAHY PRACOVNÍCH TEPLOTA DOVOLENÉHO NAPÁJECÍHO NAPĚTÍ PRO ŘADY
54, 74 A 84........................................................................................................................ 42
TAB. 3.3: SROVNÁNÍ OBVODŮ TYPU …00 Z HLEDISKA PŘÍKONU A RYCHLOSTI................. 42
TAB. 3.4: SROVNÁNÍ OBVODŮ TYPU …00 Z HLEDISKA ODBĚRU PROUDU.......................... 42
TAB. 3.5: TYPICKÉ A MAXIMÁLNÍ NAPĚTÍ A PROUDY HRADEL V JEDNOTLIVÝCH REŽIMECH
43
TAB. 3.6: SROVNÁNÍ VLASTNOSTÍ POUŽÍVANÝCH ŘAD OBVODŮ TTL A CMOS ................ 44
TAB. 3.7: LOGICKÝ ZISK PRO RŮZNÉ KOMBINACE JEDNOTLIVÝCH ŘAD OBVODŮ TTL ...... 45
TAB. 3.8: TRENDY POSTUPNÉHO ZMENŠOVÁNÍ ROZMĚRŮ, ZPOŽDĚNÍ HRADLA A RŮST
SLOŽITOSTI PROPOJENÍ. ..................................................................................................... 59

Digitální integrované obvody 7
1 Úvod
Skriptum „Digitální integrované obvody“ je studijním textem stejnojmenného
povinného předmětu studijního oboru „Mikroelektronika a technologie“ magisterského
studijního programu.
2 Digitální integrované obvody
V této kapitole se budeme zabývat elektrickým zapojením a vlastnostmi
digitálních integrovaných obvodů. Nebudeme se zabývat jejich aplikacemi v oblastech návrhu
elektronických systémů a pravidly pro jejich praktické použití, to je obsahem jiných
předmětů.
Logické integrované obvody zpracovávají nespojité signály, které nabývají jen
konečného malého počtu úrovní. Naprostá většina dnes vyráběných logických IO využívá
pouze dvou logických úrovní pracujících s dvojkovou číselnou soustavou. Jejich funkci a
vzájemné spojování do soustav lze popsat pomocí Booleovy algebry.
Rozdělení logických IO vytvářených na bázi křemíku lze rozdělit následovně:
Obr. 2.1: Rozdělení logických IO vytvářených na bázi křemíku
BIPOLÁRNÍ
TECHNIKA
PRINCIP
REGULACE
PROUDU
I
2
L
INJEKČNÍ
LOGIKA
PRINCIP
SPÍNÁNÍ
UNIPOLÁRNÍ
TECHNIKA
DYNAMICKÁ
TECHNIKA
TECHNIKA
PŘENOSU
NÁBOJE
STATICKÁ
TECHNIKA
LOGICKÉ
INTEGROVANÉ
OBVODY
Digitální IO se vyrábějí v technologii bipolární i unipolární (především MOS). Základní
kriteria, podle kterých posuzujeme kvalitu (vhodnost pro danou aplikaci) jednotlivých druhů
(tříd) digitálních obvodů jsou:
• rychlost,
• příkon,
• odolnost proti rušení,
• široký rozsah pracovních teplot,
• nízké rušení generované vlastním obvodem (proudové špičky při změnách stavu),
• snadnost realizace složitějších logických funkcí,
• dosažitelná hodnota základních hradel a možnosti velké integrace,
• nízká cena.
8 FEKT Vysokého učení technického v Brně
Tyto požadavky splňuje každá třída digitálních obvodů pouze částečně. Proto