Přednášky

se ve
výrobě udržuje několik různých tříd digitálních obvodů, z nichž každá má zdůrazněnou
některou z výše uvedených vlastností tak, jak to odpovídá její fyzikální podstatě. Obr. 1.
ukazuje technologie používané pro výrobu digitálních obvodů různých stupňů integrace.
Z principu digitálních obvodů, logických i číslicových, plyne možnost značné
standardizace. Významná je i skutečnost, že digitální obvody nevyžadují žádné nastavování
ani při výrobě, ani během provozu. Navíc přesnost číslicových obvodů není principiálně nijak
omezena a lze ji zvyšovat prostým zvětšováním délky slova. Digitální obvody jsou vyráběny
v řadách (stavebnicích) z jejichž jednotlivých typů lze sestavit požadovaný logický nebo
číslicový obvod (rozumí se v rámci jedné stavebnice, někdy z vážných důvodů i z více
stavebnic)..
Z historického hlediska vývoj digitálních obvodů probíhal ve čtyřech obdobích:
I. Období hledání vhodné obvodové struktury základního logického členu.
II. Období prosazení TTL.
III. Zlepšování parametrů TTL - vytváření různých řad TTL, rozvoj obvodů MOS.
IV. Nástup obvodů vyšší integrace a rozvoj metod jejich návrhu. Hledání
obvodových struktur pro velké hustoty integrace a pro velkou rychlost.

Obr. 2.2: Technologie používaná pro výrobu digitálních obvodů různých stupňů integrace
CMOS
CMOS
TTLS
I
2
L
TTL, ECL
TTL, ECL
CMOS, NMOS
PMOS
CMOS, NMOS
SSI
MSI
LSI
VLSI
10
3
10
10
5
Po
č
et
p
r
vk
ů

První období svým počátkem sahá až do éry elektronkové techniky, kdy ve čtyřicátých
letech byly vytvořeny první elektronkové počítače. Postupně prošlo s vývojem polovodičové
techniky od hrotových přes slitinové germaniové tranzistory až ke křemíkovým planárním
tranzistorům, zhotoveným v epitaxní vrstvě. Až tato technologie se stala základem výroby
monolitických integrovaných obvodů s bipolárními tranzistory. Tranzistory řízené polem byly
sice tehdy již známy, avšak byly velmi nedokonalé a poruchové. Proto byla pozornost
zaměřena na hledání obvodové struktury sestavené jen z PN přechodů, tj. z diod a bipolárních
tranzistorů NPN. Z tohoto období pocházejí logické členy DL (diodová logika), DTL
(diodově-tranzistorová logika), DCTL (Direct Coupled Transistor Logic - logika s přímo
vázanými tranzistory), RTL (Resistor-Transistor Logic - odporově tranzistorová logika), ECL
(Emiter Coupled Logic - emitorově vázaná logika), DTLZ (diodově-tranzistorová logika
s vazbou Zenerovými diodami). Kromě těchto obvodů vznikla řada uspořádání, které se
neosvědčily a proto rychle zanikly.
V tomto období se prokázalo, že největší naděje na široké uplatnění bude mít
obvodová struktura, která bude splňovat následující požadavky:

Digitální integrované obvody 9
1. Bude schopná kaskádního řazení (tj. výstupní logické úrovně napětí se musejí
shodovat s úrovněmi požadovanými pro vstupy logického členu).
2. Výstup bude snášet zatížení větším počtem vstupů (předpokládá se tzv. logický
zisk; za normální se považuje zisk N=10, tedy zatěžování deseti vstupy).
3. Bude mít jednoduché napájení a přiměřenou spotřebu.
4. Bude maximálně provozně spolehlivá - tj. s minimální poruchovostí, s malými
výrobními a provozními tolerancemi logických úrovní, s velkou odolností proti
vnějšímu rušení.
5. Výrobní postup bude co nejjednodušší a technologicky přiměřeně náročný
(v souladu se současným stavem výrobních technologií).
6. Bude obsahovat nutné minimum obvodových prvků, především minimum
rezistorů.
7. Bude schopná zajistit všechny základní logické funkce (podle de Morganova
teorému tedy musí realizovat buď funkci NAND nebo NOR).

Ke konci prvního období byl vývoj logických obvodů zaměřen především na
dvouúrovňovou logiku (i když teoretické a některé praktické práce vedly k řešení
n-úrovňové logiky s n dokonce 7 až 10) a to logiku kladnou (úroveň napětí pro logickou
jedničku je kladnější než úroveň napětí pro logickou nulu). Kromě toho byly hledány logické
členy s více vstupy a jediným výstupem. Pouze tam, kde to sama obvodová struktura
nabízela, byly využity dva proti sobě inverzní výstupy (ECL).
Ukázalo se, že každý logický člen musí sestávat ze dvou částí:
• nelineárního rozhodovacího obvodu a
• pomocného obvodu pro nastavení vstupních úrovní.
První část je jádrem logického členu a může být vytvořena čtyřmi různými způsoby:
diodovým obvodem, sériovým nebo paralelním řazením spínačů, vícenásobným diferenčním
komparátorem.
První období bylo zakončeno vítězstvím logického členu, který známe pod označením
TTL. Ve skutečnosti se zde jedná o další vývojové stádium DTL, ve kterém je skupina n
stupních diod nahrazena n emitory jediného vstupního tranzistoru. Základní soubor obvodů
TTL se velice rychle rozšířil po celém světě (dá se říci, že byl celosvětově unifikován) a stal
se základnou pro velmi rozsáhlý rozvoj digitálních systémů. Tím lze také charakterizovat
II. období rozvoje obvodové techniky, které vedlo k postupnému rozšiřování sortimentu
stavebnice TTL.
Ukázalo se také, že stavebnice TTL nevyhovuje stoupajícím požadavkům. V některých
aplikacích vadila omezená rychlost (zpoždění logického členu kolem 20ns vedlo ke vzniku
hazardních stavů v některých logických sítích), v jiných zase příliš velký příkon. Požadavek
velké rychlosti je protichůdný k požadavku malé spotřeby. Proto ve III. období je základní
řada TTL označena jako normální (N) a z ní jsou odvozeny řady s větší rychlostí (H, S),
s menším příkonem (L) i rychlé nízkopříkonové (LS, ALS).
V osmdesátých letech (IV. období) dochází k přechodu od obvodů SSI a MSI k vyšším
stupňům integrace. Proto se vyhledávají obvodové struktury vhodné pro velké hustoty
integrace. Logický člen zde musí mít co nejjednodušší obvodovou (i technologickou)
strukturu a co nejmenší příkon při dostatečné rychlosti. Velmi výrazně se prosazují unipolární
technologie (NMOS, CMOS, NMES). V bipolární technologii se rozvíjí injekční logika (I
2
L,
10 FEKT Vysokého učení technického v Brně
I
3
L) zajímavá i svojí "obrácenou" strukturou (jeden vstup, více výstupů). Prudce se rozvíjí
prostředky pro návrh obvodů vyšších stupňů integrace.
Poznámka 1: V této kapitole probereme strukturu a vlastnosti základních funkčních bloků digitálních IO
(bipolárních a unipolárních). Z nich se sestavují IO složitosti SSI a MSI. Funkční bloky pro obvody LSI a VLSI
budou probrány jen částečně, některé další budou probrány v kapitolách o návrhu (především bloky hradlových
polí). Polovodičové paměti již byly probrány v 1. dílu skripta. Ve výše uvedeném textu je zvýrazněním slova
základních zdůrazněno, že při návrhu IO se využívá velkého sortimentu funkčních bloků. Navíc funkční bloky se
mohou hierarchicky utvářet z funkčních bloků nižší úrovně (např. i mikroprocesor může být funkčním blokem).
2.1 Vlastnosti logických hradel
Dvoustavová logika je založena na kvantifikaci amplitudy uvnitř rozsahu pracovního
napětí. Vstupní napětí logického hradla V
I
(v oblastech označených na obr.3.11 křížky) a
výstupní napětí V
0
(v oblastech označených kroužky) odpovídají jednomu ze dvou binárních
stavů.
Je zřejmé, že požadovaná kvantifikace vyžaduje velké nelinearity ve funkci logického
hradla. Z grafu funkce V
0
= f (V
I
) na obr. 2.3 vidíme, že oblasti vymezené křížky a kroužky
předem vymezují průchod převodní charakteristiky.
OBLAST NEURČITOSTI
NM
L
NM
H
Z
OH
P
IH
U
OL
P
IL
Z
OL
ZEM
u
O
U
OH
U
IH
U
IL
u
i

Obr. 2.3: Vstupní a výstupní úrovně logických hradel definující šumovou imunitu
VÝSTUP
HRADLA 1
VSTUP
HRADLA 2
Oblast vstupního napětí mezi V
IL
(maximální úroveň logické "0" na vstupu) a V
IH

(minimální úroveň logické "1" na vstupu) je nedefinovanou oblastí, a proto je vždy žádoucí,
aby byla co nejmenší.
Výstupní napětí logického hradla V
0
závisí kromě jiného na technologickém procesu,
pracovní teplotě a celkové zátěži. Pro celkovou zátěž, neboli počet vstupů, které mohou být na
jeden výstup připojeny, je používáno označení fan-out. U logického hradla chceme vždy
závislost V
0
minimalizovat a požadujeme, aby se výstupní úrovně udržovaly v úzkých
oblastech.
2.1.1 Šumová imunita
Šum se v elektronických obvodech projevuje vždy jako nežádoucí signál. Je mnoho
zdrojů produkujících šum počínaje napájecími zdroji, konče různými druhy
elektromagnetického záření. Vzhledem k tomu, že šum je vždy přítomen, může i v logických
obvodech zapříčinit logickou chybu.
Digitální integrované obvody 11

Obr. 2.4: Převodní charakteristika logického hradla
u
O
U
OH
U
OL
U
IL
U
IH
B
du
0
/du
i
= -1
A
1
1
u
i

Šum u digitálních obvodů nebo systémů vyjadřuje nechtěné změny napětí v místech,
kde je požadována určitá logická úroveň. Šum je do příslušných uzlů přenášen pomocí
nežádoucích kapacitních a induktivních vazeb. U IO jsou jedním z nejčastějších zdrojů šumu
sériové indukčnosti a rezistance v přívodech země a napájení. Příliš velké šumové napětí
může způsobit i chyby v logické funkci obvodu.
U logických obvodů byl zaveden termín šumová imunita, pro parametr, určující
dovolenou velikost šumového napětí na vstupu logického hradla, která neovlivní logickou
úroveň výstupního napětí. Šumová imunita, označovaná NM (Noise Margin), definována jako
LILL
VVNM
0
−= pro logickou "0"
IHHH
VVNM −=
0
pro logickou "1"
Vzhledem ke kvantifikaci napětí je zřejmé, že se šum na výstup vůbec nepřenese
pokud bude šumové napětí na vstupu logického hradla menší než NM
L
resp. NM
H
. Toto je
jedna ze základních odlišností od analogových systémů, kde je šum akumulován. V dobře
fungujícím digitálním systému je šum při průchodu jednotlivými stupni utlumen,
zatímco logické úrovně sou vždy restaurovány na původní hodnotu.
Pro určení šumové imunity je třeba znát maximální vstupní a výstupní úrovně V
IL
, V
IH
,
V
0L
a V
0H
.
• Šumovou imunitu logické "1", resp. šumovou imunitu logické "0", lze názorně
objasnit z obr. 2.4
• Veličina U
IL
udává maximální hodnotu napětí na vstupu hradla, označovanou za
logickou "0", která zaručuje , že na jeho výstupu bude logická "1".
• Veličina U
0L
udává maximální hodnotu napětí na výstupu, která odpovídá
logické "0".
• Veličina U
0H
udává minimální hodnotu napětí na výstupu, kterou lze považovat
za logickou "1".
• Veličina U
IH
udává minimální hodnotu napětí na vstupu, označovanou za
logickou "1", která zaručuje, že na výstupu bude logická "0".
• Z
0H
udává zaručený výstupní rozsah pro logickou "1".
• Z
0L
udává zaručený výstupní rozsah pro logickou "0".
12 FEKT Vysokého učení technického v Brně
• P
IH
udává přípustný vstupní rozsah pro logickou "1".
• P
IL
udává přípustný vstupní rozsah pro logickou "0".
V každém elektronickém obvodu i prvku je nutné počítat s tím, že:
Technologický proces vytváření IO nemůže být naprosto dokonalý, proto vlastnosti
jednotlivých prvků tvořících IO se v jistých mezích liší.
Do signálových cest vždy vnikají nežádoucí složky související buď s vnějšími rušivými
signály nezávislými na uvažované logické soustavě nebo související s činností samotné
uvažované logické soustavy.
Aby byla za takových podmínek logická soustava schopna požadované funkce, musí
mít vstupní a výstupní signální úrovně přiměřenou rezervu, která zaručí správné zpracování
signálu.
Šumovou imunitu logického hradla lze určit z jeho převodní charakteristiky. Body na
převodní charakteristice, udávající požadované napěťové úrovně, se určí z tečen se směrnicí
obr. 2.4.
2.1.2 Zatížitelnost výstupu logického hradla
Na výstup logického hradla lze připojit jistý počet vstupů logických hradel. Počet
připojených hradel je omezen především z hlediska zachování správné logické funkce
obvodu. Zatížitelnost výstupu logického hradla nebo logický zisk (fan-out) udává počet
identických logických hradel, které lze na výstup hradla připojit, aniž by se ohrozila logická
funkce celého obvodu.
Uvažujme obecně logické hradlo (obr.1.4), na jehož výstup je připojeno n vstupů
identických hradel. Vstupní odpor každého hradla je 2kΩ. Požadovaná hodnota napětí na
výstupu zatěžovaného hradla, zajišťující správnou logickou funkci nesmí poklesnout pod
hodnotu u
I
≥ 3,5V. Za daných podmínek je potřeba určit zatížitelnost daného hradla.
Ekvivalentní odpor n identických hradel připojených paralelně k výstupu zatěžovaného
hradla je rovný
n
2
[kΩ]. Z náhradního obvodu obr. 2.5 lze psát:
V
n
n
u
I
5,3
2
1,0
2
≥⋅
+
=
( 2.1 )

Řešením uvedené rovnice vychází počet hradel n = 8,75, to znamená, že lze připojit
maximálně 8 hradel, což je hledaná zatížitelnost logického hradla (logický zisk).
Digitální integrované obvody 13
+5V
0,1kΩ
u
1 2 1 n
0,1kΩ
5V
+

Obr. 2.5: Hradlo zatížené a vstupy dalších hradel
a) b)
2.2 Základní digitální funkční bloky
Databáze návrhových systémů obsahuje základní logické členy a bloky, kterými
systémový návrhář realizuje logické schéma navrhovaného systému. Přechod od logického
schématu na úroveň masek v dané technologii je zajištěn programovými prostředky
(návrhovým systémem). Návrhový systém využívá údaje databáze o maskách použitých
logických členů a zapojení. Návrhář systému tedy smí používat pouze takové logické funkční
bloky, které databáze obsahuje. Proto si stručně uveďme přehled základních funkčních bloků,
které je možné nejčastěji v databázích návrhových systémů najít. Převážnou část tvoří
kombinační logické obvody.
2.2.1 Kombinační obvody
• invertory a budiče s různým výstupním výkonem, některé typy mají i třístavový
výstup (obr. 4.6a,b)
• hradla typu AND, NAND, OR, NOR, nejčastěji dvou až čtyřvstupová
• nonekvivalence (hradlo typu XOR) a ekvivalence (obr. 4.6g,h)
• složitější logické členy, např. hradla NAND se vstupy OR) nebo hradla NOR se
vstupy AND (obr. 4.6j)
• multiplexery a demultiplexery, nejčastěji jedno až tříadresové (obr. 4.6k,l)




14 FEKT Vysokého učení technického v Brně
0,4 0,8 1,2
u
0
[V]
0,4 0,8 1,2 1,6
u
i
[V]
4

3

2

1
u
i
[V]
4

3

2

1
u
0
[V]
T
1
T
1
R
2
R
1
Obr. 2.6: Funkční bloky – kombinační logické členy

a) invertor g) nonekvivalence ( )BABAY +=
b) budič s třístavovým ýstupem h) ekvivalence ( )ABABY +=
c) hradlo AND ( ) i) hradlo ABY = ( )( )DCBAY ++=
d) hradlo NAND ( )ABY = j) hradlo CDABY +=
e) hradlo OR k) multiplexer (dvouadresový) BAY +=
f) hradlo NOR ( )BAY += l) demultiplexer (dvouadresový)

2.2.2 Sekvenční obvody




Obr. 2.7: Funkční bloky – sekvenční logické členy
a) klopný obvod typu RS ze členů NOR
b) klopný obvod typu RS ze členů NAND se vstupy OR
c) klopný obvod typu D řízený náběžnou hranou s asynchronním nulováním
d) klopný obvod typu JK řízený dvoufázovým hodinovým signálem
0V
-1,55V
(úroveň L)
-5,2V
T
1
0,35V
-1,9V
2,65mA 1,24K
R
E
R
C1
270
300
R
C2
2,97mA 2,43mA
1,5K
-1,15V
0,75V
0V
0,75V
T
3
-0,8V
T
4
1,5K
-0,75V (úroveň H)
-1,55V (úroveň L)

• asynchronní klopné obvody typu RS sestavené jak z členů NOR, tak z NAND, některé klopné
obvody RS mají na vstupu členy AND či OR (obr. 4.7a,b)
• klopné obvody typu D řízené hladinově nebo hranou, některé klopné obvody jsou doplněné
asynchronními vstupy S (set) a R (reset) (obr. 4.7c)
Digitální integrované obvody 15
• klopné obvody typu JK řízené převážně hladinově dvoufázovým hodinovým signálem (obr. 4.7d)
• složitější sekvenční obvody (čítače, registry, posuvné registry) sestavené většinou z několika
klopných obvodů (zpravidla dvou a čtyřbitové).
Databáze obsahuje i bloky potřebné při konstrukci vstupně výstupních obvodů. Jedná se zejména
o ochranné obvody, Schmittovy klopné obvody, budiče s neřízeným výstupem, budiče s třístavovým
výstupem nebo s otevřeným kolektorem apod.
16 FEKT Vysokého učení technického v Brně
3 Bipolární digitální obvody
V bipolární technologii jsou skupiny logických obvodů charakterizovány z hlediska
módu činnosti tranzistorů a tvoří dvě základní skupiny. Jsou to logické IO s tranzistory
pracujícími v saturaci a logické IO s tranzistory pracujícími v nesaturačním - aktivním módu.
V případě saturačních logických IO je tranzistor spínán z vypnutého stavu do saturace,
zatímco u nesaturační logiky je tranzistor přepínán mezi stavem vypnutým (nebo slabě
sepnutým) a aktivním (nesaturačním) módem. V obou skupinách je přepínanou součástkou
tranzistor NPN. Komplementární tranzistor PNP je využíván pouze jako zatěžovací prvek
nebo jako proudový zdroj; pro tyto účely se rovněž využívá i rezistor.
Pro zamezení přechodu tranzistoru NPN do saturace se využívají dvě základní
obvodové techniky, které spočívají:
1. V zajištění, aby se hodnota napětí U
CE
udržovala v okolí hodnoty napětí slabé
saturace (∼300mV) a neklesla pod tuto hodnotu.
2. V omezení hodnoty proudu (bázového, emitorového nebo kolektorového) na
limitní hodnotu odpovídající vztahu I
B
= I
C
/β
F
. Hodnoty bázového a
kolektorového proudu I
B
a I
C
jsou určovány vnějšími parametry obvodu.
První technika se využívá v případě Schottkyho logiky (STTL), kde Schottkyho dioda
se spínacím napětím U
ON
≅ 400mV je zapojena mezi kolektorem a bází tranzistoru a zajišťuje,
že napětí U
BC
nedosáhne hodnoty U
ON(BC)
∼ 0,6V. Tím se tranzistor nemůže dostat do
saturace.
Druhá technika se využívá v logice s přepínáním proudu. V tomto případě proudový
zdroj omezuje emitorový proud a tím i kolektorový proud do hodnoty I
C0
. V důsledku toho
bude limitován i bázový proud I
B
, čímž se docílí, že hodnota U
CE
≥ 300mV.
Když se tranzistor NPN dostane do saturace, nahromadí se v něm relativně velké
množství náboje, který se musí při přechodu tranzistoru ze saturace do vypnutého stavu dostat
ven. V případě tranzistoru pracujícího v nesaturačním režimu je nahromaděného náboje
v tranzistoru podstatně méně a proto i doba potřebná k jeho vyprázdnění je podstatně kratší.
Důsledkem toho je, že nesaturační logika je podstatně rychlejší než logika pracující
s tranzistory v saturaci.
Do saturační logika patří přímo vázaná tranzistorová logika (DCTL), rezistor - tranzistor
logika (RTL), dioda - tranzistor logika (DTL), tranzistor - tranzistor logika (TTL) a injekční
logika (I
2
L).
Do nesaturační logiky patří emitorově vázaná logika (ECL), emitorově funkční logika
EFL (emitter-function logic) a Schottkyho logika STTL.
Logiky DCTL, RTL, DTL se využívaly v počátečních fázích vývoje IO. Logika TTL se
stala jednou z nejpopulárnějších logik v etapě MSI. V etapách LSI a VLSI se v bipolární
technice využívají především logiky I
2
L, STTL, ECL a EFL.
Jak již bylo uvedeno, bipolární digitální obvody byly historicky první. Za základní
považujeme tzv. diodovou logiku (DTL) vycházející z použití diodového rozhodovacího
obvodu. Existuje ve dvou variantách (se dvěma vstupy viz obr. 3.1), které realizují funkci
AND a OR (v kladné logice). Jeden nebo druhý diodový rozhodovací člen musí být ještě
Digitální integrované obvody 17
doplněn invertorem (obr. 3.1c), potom lze vytvořit libovolnou logickou funkci (členy NAND
nebo NOR jsou universální). Používané zapojení členu NAND ukazuje obr.3a.
X
B
+U
R
5
R
4
R
3
+U
R
1
Y

a) b) c)
Obr. 3.1: Diodová logika
a) součinový člen (AND), b) součtový člen (OR) a c) invertor
X
1
X
2
R
2
X
1
Y
Y
X
2
3.1 Jednoduchý bipolární invertor
Jednoduchý invertor se využíval jako základní stavební blok v logice RTL. Rovněž se
využívá jako součást logik TTL a I
2
L.
Elektrické schéma invertoru s připojenými n zátěžemi na výstupu je znázorněno na obr.
3.2. Když je vstupu napětí U
I
≅ U
ON(BE)
, tranzistor T
1
pracuje v saturaci, když U
I
< U
ON(BE)
,
tranzistor T
1
je vypnut. na obr. 3.2b znázorňuje stejnosměrný ekvivalentní obvod, když