Taháček

součinový term - obsahuje jen operátory logického součinu (implikant, konjunkce)
součtový term - obsahuje jen operátory logického součtu (inhibent, disjunkce)
minterm - součinový term obsahující všechny vstupní proměnné (které mohou být přítomny v přímém nebo v inverzním tvaru),
maxterm - součtový term obsahující podobně všechny vstupní proměnné,
úplný term - minterm nebo maxterm. Karnaughfova mapa:
Základní kombinační obvody NAND, NOR a jejich neinv. verze
- vhodné pro jednoduché funkce, pro jejichž realizaci vystačíme
s jedním či dvěma pouzdry; snadné odstranění hazardů
- jednoduchost, nízká cena, malé zpoždění signálu
nevýhody - omezený rozsah funkcí a nutnost změny zapojení
včetně spoje při změně funkce
- podobné výhody a nevýhody i při použití AND-OR-INVERT
Multiplexer (například 74…151) má adresové vstupy (A0 až An-1)
pro binárně zakódovanou adresu, 2n datových vstupů pro n adresových vstupů, jeden výstup (popř. dva komplementární výstupy), vhodné pro jednu funkci (malý počet funkcí) s nevelkým
počtem vstupních proměnných (4-5, kde lze vystačit s jedním pouzdrem multiplexeru)
- jednoduchost návrhu, nízká cena, malé zpoždění
Dekodéry - realizace kombinační log. fce především v IO - základním stavebním prvkem pamětí PROM a programovatelných logických obvodů
- efektivní při realizaci více funkcí těchže proměnných, pokud jejich tvar je takový, že nevyžaduje příliš mnoho dalších pouzder IO
paměti ROM, PROM a jejich různé, varianty (EPROM, EEPROM atd.) (jsou nutné programátory)
- nevhodný sortiment pro realizaci kombinační logické funkce
- EPROM nebo paměti OTP (One Time Programmable) se stejným čipem
- EEPROM
Paměti PROM- běžné paměti PROM jsou zhruba o řád pomalejší než jiné kombinační IO
- nepostradatelné tam, kde se jedná o realizaci funkcí mnoha vstupních proměnných a je žádána možnost dodatečné změny těchto funkcí zcela libovolným způsobem, pokud není na závadu jejich větší zpoždění
- mohou být problémy s velmi složitými kombinačními logickými funkcemi.
Programovatelné logické obvody PLD(Programmable Logic Device)
- zejména obvody typu GAL, ale i složitější typy zvané CPLD - Complex PLD
- velkou předností obvodů PLD je, že v nich lze realizovat současně bloky kombinačního i sekvenčního charakteru, což přispívá ke zmenšení potřebného počtu pouzder
- rychlost (zpoždění) se blíží parametrům základních kombinačních obvodů
- ekonomicky a technicky vhodné řešení
Logické obvody v technologii ECL
ECL (emitter-coupled logic), bipolární tranzistory aktivní oblasti jako řízené přepínače proudu → vyšší rychlost, logická funkce OR, malá výstupní dynamická impedance přibližně 2 až 8 Ω, výstupní signály navzájem inverzní, stabilní referenční stejnosměrné napětí UR = -1,175 V, napájecí napětí logických obvodů ECL UEE = -5,2 V; v několika typových řadách, které se značně liší odpory rezistorů, větší odpory - menší potřebný příkon, menší rychlost a naopak
TTL – Tranzistorově tranzistorová logika - Základní stavební jednotkou je log. člen NAND
(Příklady technologického řešení: SN74ALS00 nebo M74HCT00)
- max. vstupní napětí udává výrobce 5,5 V
- rozhodovací (prahové) vstupní napětí je 1,3 až 1,5 V
- max. velikost vstupního proudu je omezena z důvodu ztrátového výkonu na 10 až 15 mA
- zakázané oblasti, do kterých pro daná vstupní napětí (uVSTL < 0,8 V a uVSTH > 2 V) nesmí výstupní napětí uVÝST zasáhnout
Další varianty obvodů TTL
- vyvinuty s cílem - zmenšit příkon nebo zmenšit zpoždění signálu nebo v optimálním případě zmenšit i příkon i zpoždění.
- vznikly v řadě 54/74 varianty L, LS, ALS, H, S, AS, z nichž dnes mají největší uplatnění moderní zdokonalené varianty ALS a AS
- podstatné omezení rychlosti obvodů TTL vyplývá z časového zpoždění, které je nutné pro přechod tranzistoru z nasyceného stavu do stavu zahrazení
- rychlé logické obvody TTL proto používají ke zvýšení rychlosti Schottkyho tranzistory, což jsou tranzistory, mající mezi kolektor a bázi připojenu Schottkyho desaturační diodu, která zabraňuje přechodu tranzistoru do nasycení
rychlá změna uVÝSTL - při zpětném snižování vstupního napětí v okolí uVST ≈ 1,3 V je dynamickým jevem, kdy se tranzistor T4 otevírá dříve, než stačí přejít tranzistor T3 ze stavu nasycení do stavu zahrazení, po určitou dobu tedy vedou tranzistory T3 a T4 současně a výstupním obvodem protéká zkratový proud, vrcholová hodnota dosahuje u standardní řady TTL 54/74 TTL až 25 mA, doba trvání tohoto proudového impulsu závisí na velikosti kapacitní zátěže výstupu a strmosti hrany budicího vstupního napětí
Dynamické parametry
obvodů TTL udává výrobce pomocí typických časových zpoždění, např. pro řadu TTL udává výrobce TI dobu zpoždění reakce log. členu při přechodu z úrovně L na úroveň H hodnotou tPLH < 22 ns a při přechodu z úrovně H na úroveň L hodnotou tPHL < 15 ns
Integrovaná injekční logika IIL (Integrated Injection Logic) využívá k proudovému buzení bipolárních spínacích tranzistorů injekci minoritních nosičů proudu do báze pomocí injektoru tvořeného tranzistorem PNP a nikoliv klasického buzení ze zdroje napájecího napětí přes sériový rezistor. Tím značně klesá ztrátový výkon a tedy i potřebný příkon obvodu a současně se podstatně zvyšuje počet součástek, které lze na čipu téže plochy integrovat.
Ztrátový výkon (a tedy i nutný příkon) je u obvodů IIL velmi malý. Velikost napájecího proudu určuje dobu zpoždění signálu při průchodu hradlem.
Schéma invertoru IIL a Převodník TTL-IIL:
schematická značka:
Vztažná hodnota zpoždění je přibližně tpd0 = 10 až 20 ns.
Logické obvody v technologii CMOS (standardní řada obvodů 4000/4500 a 14000)
typické vlastnosti komplementární technologie CMOS:
- původně navržena pro zařízení s omezenými kapacitami napájecích zdrojů,
- jednoduché napájení a velký rozsah napájecích napětí; velmi malý příkon ve statickém režimu; velká šumová imunita, která se zvětšuje se zvětšujícím se napájecím napětím; velký logický zisk; relativně malé časové zdržení při přenosu ze vstupu na výstup (u obvodů HCMOS; srovnatelné s obvody ALS TTL); velký rozsah pracovních teplot; ochrana všech vstupů a výstupů proti přepětí
při uVST = H nebo L je klidový proud velmi malý (nA), diody slouží jako ochrana proti vlivům statické elektřiny a proti přepólování, rozsah napájecích napětí 3 až 18 V (řada 4000/4500)
DIO řady 54HC/74HC a 54HCT/74HCT konstruovány tak, aby mohly přímo nahradit obvody TTL a bez problému s nimi spolupracovat; vyrobeny technologií CMOS; napájecí napětí UCC = 2 až 6 V; bez potíží je lze budit obvody CMOS i TTL; zaručované výstupní napětí obvodů TTL uOH > 2,4 V však nebude stačit pro vybuzení obvodu CMOS při UCC = 5 V uIH > 3,5 V, je nutné použít pomocný rezistor s odporem kolem 10 kΩ připojený mezi vstup a +5 V rozložení vývodů v pouzdře je shodné s obvody TTL
- příkon obvodů 74HC je významný především v dynamickém provozu, ve statickém režimu je příkon v průměru 10 µW pro elementární hradlo, změna teploty - vliv na příkon obvodu: při zvýšení teploty z 25 °C na 85 °C se napájecí proud při UCC = 6 V zvětší z 2 µA na 20 µA (příkon se zvětší z 12 µW na 120 µW) další zvýšení na maximální přípustnou teplotu 125 °C se projeví napájecím proudem 40 µA a odpovídajícím ztrátovým výkonem 240 µW
Digitální integrované obvody FACT řady 74AC a 74AHC - napájecí napětí UCC = 2 až 6 V
74AC představují skupinu rychlých obvodů CMOS se vstupními úrovněmi CMOS a posílenými výstupy CMOS (až ± 24 mA)
74ACT přestavují skupinu rychlých obvodů CMOS, ale jsou upraveny tak, aby při UCC = 5 V mohly přímo pracovat s obvody TTL
- obvody FACT mají doby zpoždění stejné jako obvody ALS TTL
Hazardy v kombinačních logických obvodech
Vznik hazardu - v důsledku časového zpoždění při průchodu signálu logickými členy vzniknou na výstupu obvodu při změnách vstupních signálů přechodné jevy ve tvaru impulsů (parazitní impulsy, glitch).
Hodnota časového zpoždění (zdržení) v logických členech závisí na teplotě, napájecím napětí apod. ⇒ jistý prvek náhodnosti v tom, zda ke vzniku uvedených impulsů, podmíněnému kombinací vhodných hodnot zpoždění, skutečně dojde nebo ne.
Podle toho, zda se mění vstupní veličiny vzniká: statický hazard nebo dynamický hazard.
Hazardní stavy negativně působí i v sekvenčních obvodech:
- mohou způsobit, že na ně zareagují jen některé (rychlejší) obvody, jiné (pomalejší) na ně zareagovat nemusí a systém se tak může dostat do nepředvídatelných stavů.
Připojování vstupů nevyužitých logických obvodů
Hradlo TTL NAND má proudovou spotřebu asi 1 mA při výstupní úrovni H a spotřebu asi 3 mA při výstupní úrovni L ⇒ je vhodné vstupy nevyužitých obvodů NAND připojit na zem (ušetříme 2 mA na každý logický člen).
U nevyužitých logických obvodů CMOS je alespoň jeden z řetězce spínacích tranzistorů zahrazen - obvodem teče jen nepatrný klidový proud a logické členy (pokud pracují) ve statickém režimu mají zanedbatelně malý příkon.
Přizpůsobování napěťových úrovní
Signály přiváděné na vstupy logických obvodů jsou dodávány z obvodů, jejichž výstupní signál může mít jiné úrovně H a L, než jaké jsou potřeba k buzení vstupů daných logických obvodů.
• Signály s větším rozkmitem obvykle stačí okrojit
• Signály, které nemají dostatečnou velikost předběžně zesílit
• Signály ležící v jiné napěťové oblasti nutno přesunout do požadované oblasti a popř. ještě dále upravit.
Vzájemné propojení obvodů TTL a CMOS:

Z hlediska návrhu nejčistší řešení tohoto problému poskytují obvody CMOS ve verzích HCT a ACT ⇒ jejichž vstupní napětí uIL, uIH jsou v tolerancích platných pro obvody TTL.
Vazba CMOS na TTL - Obvody CMOS řady 4000/4500 mají malou proudovou vydatnost, proto je nutné použít: buď výkonové CMOS 4049, 4050, nebo CMOS řady HC, HCT, AC a ACT, které se vyznačují velkou proudovou vydatností výstupů a na druhé str