skriptum

................................................................ 15
Obr. 2.5. Model kaskády lineárních přenosových článků............................................... 16
Obr. 2.6. Průběhy napětí z Obr. 2.5 ................................................................................ 16
Obr. 2.7. Článek představující zesilovač s omezením a jeho převodní charakteristika .. 17
Obr. 3.1. Integrační článek RC a jeho odezva na skokový signál ................................... 19
Obr. 3.2. Integrační článek RC s uvažováním odporové zátěže ...................................... 20
Obr. 3.3. Integrační článek RC realizující matematickou operaci integrace.................. 20
Obr. 3.4. Derivační článek CR a jeho odezva na skokový signál.................................... 21
Obr. 3.5. Derivační článek připojený ke zdroji napětí s nenulovým vnitřním odporem.. 21
Obr. 3.6. Derivační článek s uvažováním vnitřního odporu zdroje a kapacity zátěže .... 22
Obr. 3.7. Přibližná konstrukce průběhu výstupního napětí článku z Obr. 3.6 syntézou
rychlé a pomalé části přechodného děje .......................................................... 22
Obr. 3.8. Derivační článek CR realizující matematickou operaci derivace.................... 23
Obr. 3.9. Nekompenzovaný dělič napětí (a) a časové průběhy napětí u
1
a u
2
(b) ........... 23
Obr. 3.10. Kompenzace děliče napětí (a) a příslušné časové průběhy signálů (b) ........... 24
Obr. 3.11. Dělič napětí s uvažováním vnitřního odporu zdroje signálu............................ 24
Obr. 3.12. Příklad zapojení dvojbranu RLC...................................................................... 25
Obr. 3.13. Ideální transformátor ....................................................................................... 26
Obr. 3.14. Ideální transformátor zatížený rezistorem ....................................................... 27
Obr. 3.15. Náhradní schéma transformátoru pro přenos impulsů.................................... 27
Obr. 3.16. Náhradní schéma transformátoru pro určení hrany výstupního impulsu ........ 28
Obr. 3.17. Náhradní schéma transformátoru k určení poklesu temene výstupního impulsu
(a) a jeho úprava pro určení napětí u
L
(b) ....................................................... 28
Obr. 4.1. Schematická značka a statická charakteristika diody ...................................... 30
Obr. 4.2. Zkušební obvod pro sledování dynamických vlastností diody.......................... 31
Obr. 4.3. Přechodný děj při přechodu diody do propustného směru .............................. 31
Obr. 4.4. Přechodný děj při přechodu diody do závěrného směru.................................. 32
Obr. 4.5. Statická charakteristika stabilizační diody (a) a průběh závislosti rozsahu
teplotního koeficientu průrazného napětí na hodnotě tohoto napětí (b).......... 33
Obr. 5.1. Pracovní oblasti bipolárního tranzistoru......................................................... 35
Obr. 5.2. Typický průběh charakteristik tranzistoru v oblasti velkých proudů ............... 35
Obr. 5.3. Typická závislost proudového zesilovacího činitele tranzistoru na proudu
kolektoru........................................................................................................... 36
Obr. 5.4. Charakteristiky tranzistoru v oblasti průrazu .................................................. 36
Obr. 5.5. Model tranzistorového spínače pro rozbor dynamického chování tranzistoru 37
Obr. 5.6. Časové průběhy proudů a napětí v modelu spínače......................................... 38
Obr. 5.7. Zapojení obvodu RC do báze tranzistoru ke zkrácení spínacích časů ............. 41
Obr. 5.8. Odstranění saturačního zpoždění antisaturační diodou .................................. 42
Obr. 6.1. Horní okrajovač se sériově (a) a paralelně (b) zapojenou diodou .................. 45
Obr. 6.2. Sériový diodový spínač..................................................................................... 46
Obr. 6.3. Obnovitel stejnosměrné složky ......................................................................... 47
Obr. 6.4. Spínač analogového signálu se sériově (a) a paralelně (b) zapojeným
bipolárním tranzistorem a typické časové průběhy.......................................... 48
Obr. 6.5. Spínač s tranzistorem MOSFET (a) a statické charakteristiky tranzistoru (b) 49
Impulzová a číslicová technika 7
Obr. 6.6. Principiální náčrt zapojení integrovaných spínačů 4016 a 4066 a závislost
jejich odporu na vstupním napětí v sepnutém stavu .........................................49
Obr. 6.7. Principiální zapojení invertoru u číslicových integrovaných obvodů CMOS (a)
a jeho převodní a odběrová charakteristika (b) ...............................................50
Obr. 6.8. Tranzistorový spínač s nesetrvačnou zátěží (a) a znázornění jeho funkce
v kolektorových charakteristikách tranzistoru (b) ............................................51
Obr. 6.9. Tranzistorový spínač s induktivní zátěží a s ochrannou diodou .......................51
Obr. 6.10. Ochrana vstupu VST proti proniknutí nebezpečného napětí ...........................52
Obr. 8.1. Tranzistorový zesilovač jako komparátor.........................................................56
Obr. 8.2. Dvoustupňový zesilovač jako komparátor ........................................................56
Obr. 8.3. Vnitřní struktura komparačního zesilovače LM 311 ........................................57
Obr. 8.4. Typické zapojení komparátoru (a) a jeho převodní charakteristika (b)...........58
Obr. 8.5. Zapojení komparátoru s operačním zesilovačem (a) a jeho převodní
charakteristika (b).............................................................................................58
Obr. 8.6. Zapojení Schmittova klopného obvodu a jeho převodní charakteristika..........59
Obr. 8.7. Zapojení Schmittova klopného obvodu užívané v technice integrovaných
obvodů...............................................................................................................60
Obr. 8.8. Okénkový komparátor (a) a přesný komparátor s hysterezí (b) .......................60
Obr. 9.1. Zapojení bistabilního klopného obvodu s přídavnými řídicími tranzistory......63
Obr. 9.2. Zapojení monostabilního klopného obvodu se spouštěcím tranzistorem..........64
Obr. 9.3. Časové průběhy napětí v monostabilním klopném obvodu...............................65
Obr. 9.4. Časové průběhy napětí na vstupu a výstupu znovuspustitelného
monostabilního klopného obvodu .....................................................................65
Obr. 9.5. Zapojení astabilního klopného obvodu.............................................................66
Obr. 9.6. Vnitřní zapojení časovače (a) a jeho schématická značka (b)..........................67
Obr. 9.7. Monostabilní (a) a astabilní (b) klopný obvod s časovačem 555 .....................67
Obr. 10.1. Příklad označení proměnné s aktivní úrovní L .................................................69
Obr. 11.1. Převodník čtyřbitového binárního kódu na kód sedmisegmentového displeje .73
Obr. 11.2. Karnaughova mapa pro čtyři vstupní proměnné ..............................................76
Obr. 11.3. Minterm a maxterm v Karnaughově mapě........................................................77
Obr. 11.4. Zobrazení a minimalizace funkce e...................................................................79
Obr. 11.5. Funkce se dvěma minimálnímí součtovými tvary..............................................80
Obr. 11.6. Minimalizace funkce e s využitím neúplnosti její definice ................................80
Obr. 11.7. Příklad funkcí minimalizovaných společně.......................................................81
Obr. 11.8. Mapy funkcí určených ke skupinové minimalizaci............................................82
Obr. 11.9. Součiny minimalizovaných funkcí.....................................................................83
Obr. 11.10. Součiny s vyznačenými implikanty....................................................................84
Obr. 11.11. Výsledné pokrytí funkcí.....................................................................................84
Obr. 12.1. Mapa realizované funkce y ...............................................................................87
Obr. 12.2. Realizace funkce y na základě součtového tvaru zápisu...................................87
Obr. 12.3. Realizace funkce y na základě součinového tvaru zápisu.................................88
Obr. 12.4. Schematická značka obvodu 74..51 ..................................................................89
Obr. 12.5. Schematická značka multiplexoru (74..151) .....................................................90
Obr. 12.6. Realizace funkce e pomocí multiplexoru...........................................................91
Obr. 12.7. Převodník kódu BCD na kód 1 z 10 typu 74..42 (a) a zjednodušená značka
dekodéru (b) s vyznačenými vstupními a výstupními signály............................92
Obr. 12.8. Realizace funkcí z
1
až z
4
s využitím dekodéru ...................................................93
Obr. 12.9. Principiální struktura paměti PROM................................................................94
Obr. 13.1. Vznik parazitního impulsu při statickém hazardu.............................................98
Obr. 13.2. Vznik parazitního impulsu při dynamickém hazardu........................................98
8 Fakulta elektrotechniky a komunikačních technologií VUT v Brně
Obr. 13.3. Elementární struktury s hazardem u obvodů s členy NAND (a) a NOR (b)..... 99
Obr. 13.4. Příklad obvodu s hazardem.............................................................................. 99
Obr. 13.5. Mapa funkce s vyznačením hazardu při y = I ................................................ 101
Obr. 13.6. Mapa funkce s vyznačením hazardu při y = O.............................................. 101
Obr. 13.7. Mapa funkce y ................................................................................................ 103
Obr. 14.1. Zesilovač se zpětnou vazbou a převodní charakteristiky ............................... 105
Obr. 14.2. Obvyklé způsoby kreslení obvodů typu RS ..................................................... 106
Obr. 14.3. Zapojení a funkční tabulka klopného obvodu typu RS sestaveného
z logických členů NOR ................................................................................... 107
Obr. 14.4. Charakteristické časové průběhy signálů u obvodu z Obr. 14.3.................... 107
Obr. 14.5. Obvyklé způsoby kreslení obvodu typu RS sestavených z členů NAND ......... 108
Obr. 14.6. Zapojení a funkční tabulka klopného obvodu typu RS sestaveného
z logických členů NAND................................................................................. 108
Obr. 14.7. Charakteristické časové průběhy signálů u obvodu z Obr. 14.6.................... 108
Obr. 14.8. Zapojení a funkční tabulka obvodu typu RS s přednostním nastavením ........ 109
Obr. 14.9. Klopný obvod typu RS se vzorkovacím vstupem a jeho schematická značka. 110
Obr. 14.10. Zapojení klopného obvodu typu D se statickým řízením (a), jeho úspornější
verze (b) a schematická značka (c)................................................................. 110
Obr. 14.11. Charakteristické časové průběhy signálů u klopného obvodu typu D se
statickým řízením............................................................................................ 111
Obr. 14.12. Pojem předstihu (t
setup
) a přesahu (t
hold
) datového signálu vzhledem k týlové
(sestupné) hraně vzorkovacího impulsu ......................................................... 111
Obr. 14.13. Dvoustupňový klopný obvod typu RS ............................................................. 112
Obr. 14.14. Dvoustupňový klopný obvod typu JK, jeho funkční tabulka a Karnaughova
mapa pro funkci q’ ......................................................................................... 113
Obr. 14.15. Odvození zpětné funkční tabulky klopného obvodu typu JK .......................... 114
Obr. 14.16. Dvoustupňový klopný obvod typu D a značka obvodu řízeného hranou........ 114
Obr. 14.17. Zapojení děliče kmitočtu vstupního signálu dvěma........................................ 115
Obr. 14.18. Schematická značka klopného obvodu 74..74 ................................................ 115
Obr. 14.19. Náhrada klopného obvodu typu T obvodem typu D....................................... 117
Obr. 14.20. Náhrada klopného obvodu typu JK obvodem typu D..................................... 119
Obr. 14.21. Karnaughova mapa pro funkci d.................................................................... 120
Obr. 14.22. Výsledné zapojení emulující klopný obvod typu JK obvodem typu D ............ 120
Obr. 15.1. Asynchronní binární čítač a časové průběhy jeho výstupních signálů .......... 123
Obr. 15.2. Postupný přechod asynchronního čítače ze stavu 15 do 0............................. 123
Obr. 15.3. Model synchronního systému ......................................................................... 124
Obr. 15.4. Binární synchr. čítač s paralelním přenosem vedeným do datových vstupů.. 127
Obr. 15.5. Binární synchr. čítač se sériovým přenosem vedeným do datových vstupů... 127
Obr. 15.6. Čítač se vstupy ET, EP pro zvýšení kmitočtu dosažitelného v kaskádním
zapojení .......................................................................................................... 128
Obr. 15.7. Šestnáctibitový čítač složený ze sekcí se strukturou z Obr. 15.6.................... 128
Obr. 15.8. Vratný čítač s řízením směru čítání signálem u/d .......................................... 129
Obr. 15.9. Vratný čítač s hodinovými signály hradlovanými přenosem.......................... 130
Obr. 15.10. Model synchronního systému s registrem typu D........................................... 131
Obr. 15.11. Příklad nevhodného způsobu zkrácení cyklu čítače 74..193.......................... 133
Obr. 15.12. Stavový diagram popisující dekadický čítač s přechodem z nepracovních
stavů do nuly (stavový automat Moorova typu) ............................................. 134
Obr. 15.13. Čítač s dekodérem pro zobrazovač jako stavový automat a jeho stavový
diagram (stavový automat Mealyho typu)...................................................... 135
Obr. 15.14. Stavový diagram detektoru posloupnosti bitů ................................................ 136
Impulzová a číslicová technika 9
Obr. 15.15. Zapojení detektoru posloupnosti bitů. Registr je typu 74..175 .......................137
Obr. 15.16. Asynchronní dekad. čítač se zkrácením cyklu pomocí nastavovacích vstupů.139
Obr. 15.17. Charakteristické průběhy signálů u čítače z Obr. 15.16................................140
Obr. 15.18. Poměry v čítači na konci cyklu čítání .............................................................141
Obr. 15.19. Blokové schéma navrhovaného čítače a požadované časové průběhy signálů
.........................................................................................................................141
Obr. 15.20. Zpětná funkční tabulka klopného obvodu typu JK a Karnaughova mapa pro
vstupní proměnné j, k klopného obvodu T
3
.....................................................142
Obr. 15.21. Zapojení navrženého čítače ............................................................................142
Obr. 15.22. Stavový diagram čítače z Obr. 15.21 .............................................................143
Obr. 15.23. Zapojení analyzovaného čítače.......................................................................144
Obr. 15.24. Stavový diagram čítače z Obr. 15.23 .............................................................145
Obr. 15.25. Stavový diagram popisující čítač pracující v Johnsonově kódu (Tab. 15.5)
s přechodem z nepracovních stavů do stavu (IIII)......................................146
Obr. 16.1. Generátor se dvěma invertory (vhodný jen pro nenáročné aplikace) ............147
Obr. 16.2. Generátor se Schmittovým obvodem: zapojení, převodní charakteristika
invertoru a časové průběhy napětí u
1
a u
2
......................................................149
Obr. 16.3. Charakteristické časové průběhy signálů u znovuspustitelného MKO...........150
Obr. 16.4. Monostabilní klopný obvod vytvořený z integrovaného obvodu 74..123........150
Obr. 16.5. Obvod pro vytvoření krátkého impulsu při vzestupné hraně vstupního
signálu a příslušné časové průběhy ................................................................151
Obr. 17.1. Obvodová struktura logického členu NAND – TTL STD (a) a jeho
schematická značka (b)...................................................................................155
Obr. 17.2. Vstupní (a), převodní (b), odběrová (c) a výstupní (d) charakteristika
invertoru TTL STD (e) se strukturou odpovídající nákresu na Obr. 17.1.......155
Obr. 17.3. Struktura invertoru CMOS..............................................................................157
Obr. 17.4. Převodní a odběrové charakteristiky invertoru CMOS původní verze 4000..157
Obr. 17.5. Srovnání závislosti odběru dvou stejných obvodů sestavených z řad TTL a
CMOS na kmitočtu..........................................................................................159
Obr. 17.6. Závislost zpoždění obvodů řady 4000 na velikosti napájecího napětí............160
Obr. 17.7. Ochrana vstupu a výstupu typu běžných záchytných diod (a)
a ochrana vstupu typu stabilizačních diod (b)................................................162
Obr. 17.8. Příklad vytvoření invertoru z obvodu NOR a NAND......................................163
Obr. 17.9. Kruhový oscilátor............................................................................................163
Obr. 17.10. Obvodová struktura logického členu NAND – TTL STD s otevřeným kolek-
torem a s naznačeným zdvihacím rezistorem (a), jeho schematická
značka (b) a schematická značka třístavového obvodu (c).............................164
Obr. 17.11. Napěťové úrovně v základních řadách číslicových obvodů...........................165
Obr. 17.12. Vazba mezi obvody TTL a CMOS 4000 ..........................................................166
Obr. 17.13. Typický vývoj relace mezi vyráběným množstvím a cenou u typových řad
číslicových obvodů..........................................................................................168
Obr. 18.1. Principiální zapojení autonomního generátoru tvarových kmitů...................170
Obr. 18.2. Zapojení tvarovače trojúhelníkovitého napětí na sinusové ............................171
Obr. 18.3. Blokové schéma generátoru pracujícího na číslicovém principu...................172
Obr. 19.1. Přehled kombinačních logických členů vyráběných jako číslicové integrované
obvody.............................................................................................................176

10 Fakulta elektrotechniky a komunikačních technologií VUT v Brně
Seznam tabulek
Tab. 1.1. Srovnání doby hrany určené přesným výpočtem a ze vztahu ( 1.4 ) ............... 16
Tab. 10.1. Kombinační logické funkce jedné vstupní proměnné ....................................... 71
Tab. 10.2. Kombinační logické funkce dvou proměnných ................................................ 72
Tab. 10.3. Pravdivostní tabulka převodníku z Obr. 10.1................................................... 74
Tab. 11.1. Tabulka zbytkových funkcí................................................................................ 91
Tab. 11.2. Pravdivostní tabulka pro funkce z
1
až z
4
.......................................................... 93
Tab. 13.1. Aktivní úrovně a typ přednosti u klopných obvodů RS................................... 109
Tab. 13.2. Dynamické parametry obvodů 74..74............................................................. 116
Tab. 13.3. Přehled nejdůležitějších typů synchronních klopných obvodů....................... 116
Tab. 13.4. K odvození náhrady klopného obvodu typu T obvodem typu D..................... 117
Tab. 13.5. K odvození náhrady klopného obvodu typu JK obvodem typu D................... 120
Tab. 14.1. Binární kó