Labáky mix 2

Digitální obvody mikroprocesory.Radek Smolka
Měření logickým analyzátorem
Zadání:
1. Zobrazte všechny průběhy zapojení logického kombinačního obvodu podle Obr. 1.
2. Zobrazte vstupní a výstupní průběhy čítače a zakreslete je zvlášť pro čítání vpřed a čítání vzad. Použijte integrovaný obvod 74ALS193.
3. Navrhněte a zrealizujte zadanou děličku pomocí čítače 74ALS193. Průběhy na výstupech čítače zobrazte na logickém analyzátoru a zakreslete.
4. Zrealizujte kruhový registr pomocí posuvného registru 74ALS96. Na paralelní vstupy uložte libovolné
5-bitové binární číslo. Poté na vstup C připojte generátor a signály na výstupech zobrazte na logickém analyzátoru. Vše zaznamenejte.
Teoretický úvod
Logický analyzátor je přístroj pro zaznamenávání a zobrazení n-bitového digitálního signálu. Počet zaznamenávaných bitů, doba záznamu (počet zaznamenaných vzorků) jsouzávislé na typu přístroje.
Zpoždění logických obvodů
Každý logický obvod má nějaké časové zpoždění (zdržení), které je dáno rychlostí přechodu tranzistoru z nasyceného stavu do stavu zahrazení. Proto některé rychlé logické obvody TTL užívají Schottkyho tranzistory (tranzistory s připojenou Schottkyho desaturační diodou mezi kolektor a bázi) k zabránění stavu plné saturace tranzistoru.
Pro zjištění zpoždění libovolného logického obvodu může být použit logický analyzátor, kde dobu zpoždění můžeme pro přesnější změření znásobit počtem zapojených stejných obvodů za sebou. Takový obvod je uveden na obr. 1. Zde je celkové časové zdržení trojnásobné.

Čítače a děličky kmitočtu
Čítač je obvod, který při příchodu impulzu na vstupu (podle typu vstupu vzestupná nebo sestupná hrana vstupního signálu) zvětší (u funkce čítání vzad zmenší) hodnotu binárního čísla na svém, obvykle čtyřbitovém, výstupu o jedničku. Podle funkce rozlišujeme čítače pro čítání vpřed (inkrementování) nebo pro čítání vzad (dekrementování). Některé čítače mohou pracovat v obou režimech. Takovým čítačům se říká vratné čítače. Čítače pracují v některém číselném kódu, nejčastěji se používají kódy binární, BCD nebo Johnsonův. Další vhodnou vlastností čítače je také možnost nulování nebo přednastavení čítače. Mnohé čítače take obsahují výstupy přetečení, které signalizují přechod čítače z maximálního stavu do minimálního stavu a výstupy podtečení pro přechod čítače z minimálního stavu do
maximálního. Tyto výstupy slouží jako přenos do vyššího řádu, takže jej můžeme připojit na vstup dalšího čítače a tím nám vznikne čítač o dvojnásobném počtu bitů. Takto můžeme poskládat čítač o libovolném počtu bitů.
Přivedeme-li vstupní obdélníkový signál úrovně TTL s libovolným kmitočtem, generuje se na prvním bitu výstupu (nejčastěji značeno A) signál s kmitočtem polovičním než na vstupu. Na dalším výstupu je kmitočet signálu opět poloviční oproti předchozímu výstupu. Na obr. 2 je uvedena schématická značka čítače 74ALS192 (74ALS193). CD a CU jsou vstupy pro čítání vzad a vpřed, A, B, C, D jsou přednastavovací vstupy, na vstup L se přivádí přednastavovací impulz a R je resetovací vstup. Čítač obsahuje výstupy A, B, C, D a dale výstupy BO(podtečení) a CA (přetečení).
Posuvný registr
Posuvné registry jsou obvody sestaveny z vhodně propojených klopných obvodů. Informace se posouvá z jednoho klopného obvodu na další synchronně s hodinovými impulzy. Posuvný registr se používá především pro převod sériové informace na paralelní nebo naopak. Pro převod sériové informace na paralelní se vstupní informace přivádí na sériový vstup a při každém hodinovém impulzu se převede jeden bit na výstup. Po n-tém hodinovém impulzu (pro přenos n-bitového slova) je celé slovo převedeno na paralelní tvar na paralelním výstupu. Převod paralelní informace na sériovou je obdobný. Vstupní informace se přivede na paralelní vstupy. Při každém hodinovém pulzu je převeden jeden bit slova na výstup. Výstupní sériová informace se odebírá z výstupu Q1. Opět po n-tém hodinovém
impulzu (pro přenos n-bitového slova) je celé slovo převedeno na sériovou informaci na prvním paralelním výstupu. Na obr. 3 je uvedeno zapojení posuvného registru s naznačenými vstupy a výstupy.
Pracovní postup
1. Připojte ke vstupu logického analyzátoru konektor měřicího přípravku a analyzátor zapněte. Pak nastavte rozhodovací napěťové úrovně logického analyzátoru na obvody TTL a podle vlastní volby zvolte vzorkovací kmitočet.
2. Zapojte obvod podle obr. 1. a na vstup připojte generátor s obdélníkovým signálem, který má úrovně TTL (dolní úroveň 0 V a horní úroveň 4 až 5 V). Na logickém analyzátoru zobrazte časový průběh vstupního signálu a zároveň i výstupního signálu.
3. Připojte generátor (s obdélníkovým signálem TTL) ke vstupu CU čítače 74ALS192. Signály na výstupu generátoru a výstupech čítače A, B, C, D, BOa CA zobrazte na logickém analyzátoru. Nezapomeňte připojit ostatní vstupy čítače (CD, R,L) na logické úrovně podle katalogu tak, aby čítač čítal vpřed . Poté připojte generátor ke vstupu CD a vstup CU na logickou úroveň, na které byl připojen vstup CD, a opět zobrazte výstupy na logickém analyzátoru. Zobrazené průběhy všech výstupů čítače a generátoru v obou případech zaznamenejte.
4. Realizujte vyučujícím zadanou děličku kmitočtu pomocí čítače 74ALS193. Použijte vstupy A, B, C, D pro přednastavení čítače a funkci čítače čítání vzad. Opět zobrazte výstupní signál z děličky kmitočtu a z generátoru na logickém analyzátoru a zaznamenejte.
5. Připojte generátor ke vstupu C posuvného registru 74ALS96. Na vstupech A1 až A5 nastavte libovolné binární číslo. Všechny časové průběhy signálu na paralelních výstupech registru a výstupu z generátoru zobrazte na logickém analyzátoru azaznamenejte.
Kontrolní otázky
1. Čím je způsobeno zdržení signálu v elektronických obvodech?
2. Jaký je rozdíl mezi čítačem 74ALS192 a čítačem 74ALS193? Nakreslete pravdivostní tabulky.
74ALS192 - Nastavitelný synchronní 4 bitový obousměrný BCD čítač
74ALS193 – Nastavitelný synchronní 4 bitový obousměrný dekadický čítač
3. Popište, jak byste realizovali sériový a paralelní registr.

Vypracování:
Použité přístroje:
Logic Analyzer Philips PM3656
Funkční generátor G305
Zdroj napětí P230R51D
Přípravky s logickými obvody 7400, 74193,7496
Zpoždění logických obvodů
V závislosti na použitém logickém analyzéru nebylo možné přesně změřit dobu zpoždění. Tato doba byla odhadnuta pomocí poměru periody ke zpoždění a vypočtena.
f = 50kHz => T = 20ns 1/2T = 10ns
odečtená délka 1/2T = 47mm, délka zpoždění 4mm => zpoždění 3 hradel = 0,85ns =>
zpoždění jednoho hradla je 0,28ns. Katalog nám u uvedeného typu udává maximální hodnotu zpoždění 22ns. V zhledem k tomu, že jsme měřili délku impulsů pomocí pravítka na monitoru analyzéru, tak bych řekl, tento obvod odpovídá hodnotám výrobce a mi jsme se dopustili chyby.
Čítání vpřed
E \* MERGEFORMAT
Čítání vzad
Dělička 5
4) Posuvný registr.
Závěr:
Úloha nás měla seznámit s logickým analyzátorem a jeho ovládáním. Dále jsme si zobrazili funkci posuvného registru a ověřili zapojení čítače jako děličky kmitočtu. V prvním bodě zadání jsme měli zjistit dobu zpoždění jednoho hradla, avšak tato hodnota nešla pomocí našeho logického analyzátoru měřit přímo a proto ji nelze brát jako úplně přesnou.
Odpovědi na kontrolní otázky.
Zdržení signálu v elektronických obvodech je způsobeno vnitřním zapojením jednotlivých hradel, které potřebují k překlopení z jednoho stavu do druhého určitý čas. Připojením více hradel za sebe nám tím pádem zpoždění roste.
Rozdíl mezi čítači 74192 a74193 je ten, že každý používá k adresování jiný systém, a to 192 BCD kod a 193 dekadický.
Např. použitím posuvného registru 7496 a poté použitím buď sériového vstupu a paralelního výstupu nebo opačně v závislosti na požadované funkci.
t
vstup
t
výstup
vst
A
B
C
D
D
C
B
A
vst
D
C
B
A
vst
C
B
A
vst


Předmět
Digitální obvody a mikroprocesory
Jméno
David Raszka
Ročník
2.
Studijní skupina
Spolupracoval
Miroslav Pyszko
Měřeno dne
17.03.2004
Kontroloval
Hodnocení
Dne
Číslo úlohy
Název úlohy
2
Realizace klopných obvodů
Zadání
1. Realizujte klopný obvod R-S reagující na vstupech R a S na logickou úroveň H. Použijte hradla NAND. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v katalogu nebo literatuře.
2. Sestavte klopný obvod J-K typu master-slave pomocí hradel NAND. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v katalogu..
3. Vámi realizovaný klopný obvod J-K modifikujte tak, aby plnil funkci klopného obvodu typu D. Opět změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v katalogu nebo literatuře.
4. Pomocí klopného obvodu D (integrovaný obvod 74ALS74) realizujte klopný obvod T. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v katalogu nebo v literatuře.
5. Pomocí klopného obvodu D (integrovaný obvod 74ALS74) realizujte čtyřbitový asynchronní čítač čítající nahoru. Změřte a zapište pravdivostní tabulku a porovnejte s tabulkou získanou z literatury.
Teoretický úvod
Klopné obvody jsou nejjednodušší digitální paměťové obvody. Z hlediska vzájemného vztahu mezi vstupními a výstupními proměnnými rozdělujeme klopné obvody na čtyři druhy: R-S, J-K, T, D. Dále dělíme klopné obvody na asynchronní a synchronní. Asynchronní obvody mohou změnit hodnotu výstupní proměnné nezávisle na hodinovém signálu, nemají hodinový vstup. Synchronní obvody jsou obvody, které mohou změnit hodnotu výstupní proměnné jen při úrovni H nebo L hodinových impulsů. U některých zapojení je změna hodnoty výstupní proměnné jen v případě změny hodinového signálu z L na H (vzestupná hrana) nebo změny z H na L (sestupná hrana).
Klopný obvod R-S (Reset - Set) na obr. 4 je nejjednodušší klopný obvod. Reaguje na úroveň H na vstupech R a S. Přivedeme-li na vstup S úroveň H, výstup Q se přepne do stavu H. Pokud byl již předtím ve stavu H, tak v něm setrvá. Přivedeme-li H na vstup R, výstup Q se přepne do stavu L. Pokud byl již předtím ve stavu L tak v něm setrvá. Případ, kdy na oba vstupy R i S přivedeme H, nazýváme zakázaný stav.

Obr. 4: Klopný obvod R-S
Klopný obvod na obr. 5 je řízený klopný obvod R-S. Tento obvod reaguje na vstupní proměnné jen při přivedení H na vstup T.

Obr. 5: Klopný obvod R-S s řídicím vstupem T
Klopný obvod J-K, také nazývaný jako klopný obvod s vnitřní pamětí, je kombinace dvou klopných obvodů R-S (první je řídicí – master a druhý je řízený – slave). Tento dvojčinný klopný obvod J-K byl vyvinut pro odstranění neurčitého stavu klopného obvodu R-S. Schéma tohoto klopného obvodu je na obr. 6.
Obr. 6: Klopný obvod J-K typu master – slave
Zapojení obsahuje dva řízené klopné obvody R-S, u nichž výstupy prvního jsou navázány na vstupy S a R druhého klopného obvodu. Druhý klopný obvod se řídí invertovanými hodinovými impulsy a zpětná vazba je vedena z výstupu druhého klopného obvodu na vstup prvního. Se vzestupnou hranou hodinového impulsu se nastavuje úroveň na výstupech řídicího obvodu. Řízený obvod je uzavřen, neboť úroveň na hodinovém vstupu C je H. Se sestupnou hranou hodinového impulsu se uzavírá vstup řídicího klopného obvodu a stav na jeho výstupu je kopírován řízeným klopným obvodem. Asynchronní vstupy R a S jsou zavedeny do řídicího klopného obvodu. Přivedeme-li na vstup J úroveň H, výstup Q se nastaví do stavu H. Připojíme-li na vstup K úroveň H, výstup Q přejde do stavu L. Bude-li na obou vstupech J i K L, logická hodnota výstupu se nezmění. Doposud se tento klopný obvod chová jako klopný obvod R-S. Ale připojíme-li na oba vstupy J i K úroveň H (u R-S tzv. neurčitý stav) logická hodnota výstupu se změní v opačnou – invertuje se (L přejde v H a naopak). Veškeré změny výstupní hodnoty se provedou pouze při sestupné hraně hodinového signálu C.
Klopný obvod D. Vznikne jednoduchou úpravou klopného obvodu J-K tím, že vstup přivedeme na vstup J a na vstup K jej přivedeme přes invertor. Tento obvod pracuje tak, že logická hodnota přivedená na vstup D se v čase sestupné hrany hodinového signálu C přenese na výstup. Tento klopný obvod je realizován integrovaným obvodem 74ALS74, který však reaguje na vzestupnou hranu hodinového signálu.
Obr. 7: Zapojení klopného obvodu D modifikací klopného obvodu J-K
Klopný obvod T není tak důležitý v digitální technice jako třeba klopný obvod D. Lze jej velmi jednoduše realizovat pomocí klopného obvodu D tak, že datový vstup D připojíme na invertovaný výstup. Jeho funkce je také jednoduchá. Logická hodnota na výstupu Q se při každé sestupné hraně hodinového signálu změní na opačnou – invertuje se.
Obr. 8: Zapojení klopného obvodu T modifikací klopného obvodu D
Klopný obvod D se často používá v čítači. Na obr. 9 je schéma zapojení čtyřbitového asynchronního čítače použitím klopných obvodů D. Každý klopný obvod pracuje jako dělička kmitočtu dvěma. Výstupy klopných obvodů jsou zároveň jednotlivými výstupy čítačů.
Obr. 9: Zapojení asynchronního čítače pomocí klopných obvodů D
Katalogové pravdivostní tabulky
R-S
J-K
D
T
Sn
Rn
Qn+1
Jn
Kn
Qn+1
Dn
Qn+1
Tn
Qn+1
0
0
Qn
0
0
Qn
1
1
1
1
0
0
1
0
1
0
0
0
Qn
0
1
1
0
1
0
1
1
?
1
1
Pracovní postup
Zapojte klopný obvod R-S podle schématu na obr. 4. Použijte hradla NAND. Nezapomeňte ke všem integrovaným obvodům připojit napájecí napětí. Změřte a zapište pravdivostní tabulku tohoto obvodu. Obvod po změření nerozpojujte!
Zapojte klopný obvod J-K typu master-slave uvedený na obr. 6 tak, že doplníte již sestavený obvod R-S. Při používání vstupů J a K pro zjednodušení připojte vstupy R a S na jiný libovolný vstup téhož hradla, čímž tyto vstupy R a S zrušíme a nebudeme ověřovat jejich funkci. Zapište pravdivostní tabulku tohoto obvodu. Obvod nerozpojujte!
Realizovaný klopný obvod J-K modifikujte tak, aby plnil funkci klopného obvodu typu D. Schéma zapojení je uvedeno na obr. 7. Opět připojte vstupy R a S na jiné vstupy příslušných hradel jako v předchozím bodě. Zapište pravdivostní tabulku a obvod nerozpojujte!
Pomocí klopného obvodu D (integrovaný obvod 74ALS74) realizujte klopný obvod T. Schéma obvodu je na obr. 8. Zapište pravdivostní tabulku.
Pomocí klopného obvodu D (integrovaný obvod 74ALS74) zapojte čtyřbitový asynchronní čítač čítající nahoru s nulovacím vstupem. Nezapomeňte připojit napájení k integrovaným obvodům. Ověřte čítání vpřed a zapište pravdivostní tabulku.
Seznam použitých součástek a přístrojů
Generátor hodinových pulsů – přípravek s IO 555
hradla NAND v IO typu 74ALS00, 74ALS10 dva kusy
klopné obvody D v IO typu 74ALS74 dva kusy
přípravek s LED diodami
regulovaný zdroj
Zpracování
Námi naměřené hodnoty pro zadání 1. až 4.
S-R
J-K
D
T
S
R
Q
J
K
Q
D
Q
R
S
C
D
Q
Q
0
0
Qn-1
0
0
Qn-1
1
1
0
1
x
x
0
1
1
0
1
0
1
0
0
0
1
0
x
x
1
0
0
1
0
1
0
1
1
1
1
1
0
1
1
x
1
1
Qn-1
1
1
0
0
1
0
0
x
x
1
1
Tabulka pro 5. zadání
Číslo výstupního impulzu
Výstupy klopných obvodů
Číslo výstupního impulzu
Výstupy klopných obvodů
QA
QB
QC
QD
QA
QB
QC
QD
0
0
0
0
0
8
0
0
0
1
1
1
0
0
0
9
1
0
0
1
2
0
1
0
0
10
0
1
0
1
3
1
1
0
0
11
1
1
0
1
4
0
0
1
0
12
0
0
1
1
5
1
0
1
0
13
1
0
1
1
6
0
1
1
0
14
0
1
1
1
7
1
1
1
0
15
1
1
1
1
Kontrolní otázky
K čemu se používají klopné obvody v digitální technice? Uveďte příklad použití klopných obvodů R-S, J-K, D.
– Používají se jako male paměti (registry), stavové obvody a při tvorbě čítačů. R-S klopné obvody se požívají např. při tvorbě DAC převodníků.
Jak byste modifikovali čítač z obr. 9, aby plnil funkci čítání vzad?
– místo původně vyvedených výstupu Q bych vyvedl jednotlivé výstupy klopných obvodů D, protože tyto obvody generuji obojí. Popřípadě bych za každý výstup instaloval investor, čímž bych opět dosáhl čítaní vzad. Tahle druhá metoda byla vymyšlena mým spolupracujícím.
Závěr
V této úloze jsme zapojovali jednotlivé klopné obvody podle schémat a zkoušeli jejich funkčnost. Naměřené hodnoty jsme zapsali do tabulek a porovnali s katalogovými tabulkami nalezenými na internetu. Při porovnání s katalogovými údaji lze vidět, že jsme zapojili obvody správně, neboť pravdivostní tabulky si navzájem odpovídají. V poslední části úlohy jsme zapojili čítač vpřed pomocí čtyř klopných obvodů D. Čítač opět fungoval podle předpokladů.

Digitální obvody mikroprocesory. Radek Smolka
Realizace klopných obvodů
Zadání
1. Realizujte klopný obvod R-S reagující na vstupech R a S na logickou úroveň H.Použijte hradla NAND. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v katalogu nebo literatuře.
2. Sestavte klopný obvod J-K typu master-slave pomocí hradel NAND. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v katalogu..
3. Vámi realizovaný klopný obvod J-K modifikujte tak, aby plnil funkci klopného obvodu typu D. Opět změřte a zapište pravdivostní tabulku tohoto obvodu aporovnejte s tabulkou uváděnou v katalogu nebo literatuře.
4. Pomocí klopného obvodu D (integrovaný obvod 74ALS74) realizujte klopný obvod T.Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v katalogu nebo v literatuře.
5. Pomocí klopného obvodu D (integrovaný obvod 74ALS74) realizujte čtyřbitový asynchronní čítač čítající nahoru. Změřte a zapište pravdivostní tabulku a porovnejte s tabulkou získanou z literatury.
Teoretický úvod
Klopné obvody jsou nedílnou součástí digitální techniky. Jsou to nejjednodušší digitální paměťové obvody. Z hlediska vzájemného vztahu mezi vstupními a výstupními proměnnými rozdělujeme klopné obvody na čtyři druhy: R-S, J-K, T, D. Dále dělíme klopné obvody na asynchronní a synchronní. Asynchronní obvody mohou změnit hodnotu výstupní proměnné nezávisle na hodinovém signálu, nemají hodinový vstup. Synchronní obvody jsou obvody, které mohou změnit hodnotu výstupní proměnné jen při úrovni H nebo L hodinových impulzů. U některých zapojení je změna hodnoty výstupní proměnné jen v případě změny hodinového signálu z L na H (vzestupná hrana) nebo změny z H na L (sestupná hrana).
Klopný obvod R-S (Reset - Set) je nejjednodušší klopný obvod. Reaguje na úroveň H na vstupech R a S. Přivedeme-li na vstup S úroveň H, výstup Q se přepne do stavu H. Pokud byl již předtím ve stavu H, tak v něm setrvá. Přivedeme-li H na vstup R, výstup Q se přepne do stavu L. Pokud byl již předtím ve stavu L tak v něm setrvá. Případ, kdy na oba vstupy R i S přivedeme H, nazýváme zakázaný stav.
Klopný obvod R-SKlopný obvod R-S-T
Klopný obvod J-K, také nazývaný jako klopný obvod s vnitřní pamětí, je kombinace dvou klopných obvodů R-S (první je řídicí – master a druhý je řízený – slave). Tento dvojčinný klopný obvod J-K byl vyvinut pro odstranění neurčitého stavu klopného obvodu R-S.
Klopný obvod J-K
Zapojení obsahuje dva řízené klopné obvody R-S, u nichž výstupy prvního jsou navázány na vstupy S a R druhého klopného obvodu. Druhý klopný obvod se řídí invertovanými hodinovými impulzy a zpětná vazba je vedena z výstupu druhého klopného obvodu na vstup prvního. Se vzestupnou hranou hodinového impulzu se nastavuje úroveň na výstupech řídicího obvodu. Řízený obvod je uzavřen, neboť úroveň na hodinovém vstupu C je H.
Se sestupnou hranou hodinového impulzu se uzavírá vstup řídicího klopného obvodu a stav na jeho výstupu je kopírován řízeným klopným obvodem. Asynchronní vstupy R a S jsou zavedeny do řídicího klopného obvodu. Přivedeme-li na vstup J úroveň H, výstup Q se nastaví do stavu H. Připojíme-li na vstup K úroveň H, výstup Q přejde do stavu L. Bude-li na obou vstupech J i K L, logická hodnota výstupu se nezmění. Doposud se tento klopný obvod chová jako klopný obvod R-S. Ale připojíme-li na oba vstupy J i K úroveň H (u R-S tzv. neurčitý stav) logická hodnota výstupu se změní v opačnou – invertuje se (L přejde v H a naopak). Veškeré změny výstupní hodnoty se provedou pouze při sestupné hraně hodinového signálu C.
Klopný obvod D. Vznikne jednoduchou úpravou klopného obvodu J-K tím, že vstup přivedeme na vstup J a na vstup K jej přivedeme přes invertor. Tento obvod pracuje tak, že logická hodnota přivedená na vstup D se v čase sestupné hrany hodinového signálu C přenese na výstup. Tento klopný obvod je realizován integrovaným obvodem 74ALS74, který však reaguje na vzestupnou
hranu hodinového signálu.
Zapojení klopného obvodu D modifikací klopného obvodu J-K
Klopný obvod T není tak důležit