- Stahuj zápisky z přednášek a ostatní studijní materiály
- Zapisuj si jen kvalitní vyučující (obsáhlá databáze referencí)
- Nastav si své předměty a buď stále v obraze
- Zapoj se svojí aktivitou do soutěže o ceny
- Založ si svůj profil, aby tě tví spolužáci mohli najít
- Najdi své přátele podle místa kde bydlíš nebo školy kterou studuješ
- Diskutuj ve skupinách o tématech, které tě zajímají
Studijní materiály
Hromadně přidat materiály
Protokoly různé
BDOM - Digitální obvody a mikroprocesory
Hodnocení materiálu:
Zjednodušená ukázka:
Stáhnout celý tento materiálPředmět
Digitální obvody a mikroprocesory
Jméno
Karel Zemánek
Ročník
Studijní skupina
Spolupracoval
Vohralík
Měřeno dne
4.4.2007
Kontroloval
Hodnocení
Dne
Číslo úlohy
Název úlohy
1.
Měření logickým analyzátorem
ZADÁNÍ ÚLOHY
Zobrazte vstupní a výstupní průběhy zapojení logického kombinačního obvodu podle obr. 1.
Zobrazte vstupní a výstupní průběhy čítače a zakreslete je zvlášť pro čítání vpřed a čítání vzad. Použijte integrovaný obvod 74ALS193.
Navrhněte a zrealizujte zadanou děličku pomocí čítače 74ALS193. Průběhy na výstupech čítače zobrazte na logickém analyzátoru a zakreslete.
Zrealizujte kruhový registr pomocí posuvného registru 74ALS96. Na paralelní vstupy uložte libovolné 5-bitové binární číslo. Poté na vstup C připojte generátor a signály na výstupech zobrazte na logickém analyzátoru. Vše zaznamenejte.
TEORETICKÝ ÚVOD
Logický analyzátor je přístroj pro zaznamenávání a zobrazení n-bitového digitálního signálu. Počet zaznamenávaných bitů, doba záznamu (počet zaznamenaných vzorků) jsou závislé na typu přístroje.
Zpoždění logických obvodů
Každý logický obvod má nějaké časové zpoždění (zdržení), které je dáno rychlostí přechodu tranzistoru z nasyceného stavu do stavu zahrazení. Proto některé rychlé logické obvody TTL užívají Schottkyho tranzistory (tranzistory s připojenou Schottkyho desaturační diodou mezi kolektor a bázi) k zabránění stavu plné saturace tranzistoru.
Pro zjištění zpoždění libovolného logického obvodu může být použit logický analyzátor, kde dobu zpoždění můžeme pro přesnější změření znásobit počtem zapojených stejných obvodů za sebou. Takový obvod je uveden na obr. 1. Zde je celkové časové zdržení trojnásobné.
Čítače a děličky kmitočtu
Čítač je obvod, který při příchodu impulzu na vstupu (podle typu vstupu vzestupná nebo sestupná hrana vstupního signálu) zvětší (u funkce čítání vzad zmenší) hodnotu binárního čísla na svém, obvykle čtyřbitovém, výstupu o jedničku. Podle funkce rozlišujeme čítače pro čítání vpřed (inkrementování) nebo pro čítání vzad (dekrementování). Některé čítače mohou pracovat v obou režimech. Takovým čítačům seříká vratné čítače. Čítače pracují v některém číselném kódu, nejčastěji se používají kódy binární, BCD nebo Johnsonův. Další vhodnou vlastností čítače je také možnost nulování nebo přednastavení čítače. Mnohé čítače také obsahují výstupy přetečení, které signalizují přechod čítače z maximálního stavu do minimálního stavu a výstupy podtečení pro přechod čítače z minimálního stavu do maximálního. Tyto výstupy slouží jako přenos do vyššího řádu, takže jej můžeme připojit na vstup dalšího čítače a tím nám vznikne čítač o dvojnásobném počtu bitů. Takto můžeme poskládat čítač o libovolném počtu bitů.
Přivedeme-li vstupní obdélníkový signál úrovně TTL s libovolným kmitočtem, generuje se na prvním bitu výstupu (nejčastěji značeno A) signál s kmitočtem polovičním než na vstupu. Na dalším výstupu je kmitočet signálu opět poloviční oproti předchozímu výstupu.
Na obr. 2 je uvedena schématická značka čítače 74ALS192 (74ALS193). CD a CU jsou vstupy pro čítání vzad a vpřed, A, B, C, D jsou přednastavovací vstupy, na vstup se přivádí přednastavovací impulz a R je resetovací vstup. Čítač obsahuje výstupy A, B, C, D a dále výstupy BO(podtečení) a CA(přetečení).
Posuvný registr
Posuvné registry jsou obvody sestaveny z vhodně propojených klopných obvodů. Informace se posouvá z jednoho klopného obvodu na další synchronně s hodinovými impulzy. Posuvný registr se používá především pro převod sériové informace na paralelní nebo naopak. Pro převod sériové informace na paralelní se vstupní informace přivádí na sériový vstup a při každém hodinovém impulzu se převede jeden bit na výstup. Po n-tém hodinovém impulzu (pro přenos n-bitového slova) je celé slovo převedeno na paralelní tvar na paralelním výstupu. Převod paralelní informace na sériovou je obdobný. Vstupní informace se přivede na paralelní vstupy. Při každém hodinovém pulzu je převeden jeden bit slova na výstup. Výstupní sériová informace se odebírá z výstupu Q1. Opět po n-tém hodinovém impulzu (pro přenos n-bitového slova) je celé slovo převedeno na sériovou informaci na prvním paralelním výstupu. Na obr. 3 je uvedeno zapojení posuvného registru s naznačenými vstupy a výstupy.
Obr. 1: Zapojení hradel pro měření zpoždění
Obr. 2: Schématická značka čítače 74ALS192 a 74ALS193 (označení symbolem CT2)
Obr. 3: Zapojení posuvného registr
Obr. 4: Časový diagram pro spuštění kruhového registr
Vypracování :
ČASOVÉ ZPOŽDĚNÍ SIGNÁLU
Obrázek je černobílý neboť až při dalším měření jsme objevili na osciloskopu Agilent tlačítko Print.
ČÍTAČ VPŘED S OBVODEM 74ALS193
Časový průběh vstupního signálu (D7) a signálů na jednotlivých výstupech: A(D6), B(D5), C(D4), D(D3), CA(D2). Po 16 periodách vstupního signálu dojde k přetečení čítače a na výstupu CA se objeví log 0.
ČÍTAČ VZAD S OBVODEM 74ALS193
Časový průběh vstupního signálu (D7) a signálů na jednotlivých výstupech: A(D6), B(D5), C(D4), D(D3), BO(D2). Po 16 periodách vstupního signálu dojde k podtečení čítače a na výstupu BO neg. se objeví log 0.
DĚLIČKA KMITOČTU
Časový průběh vstupního signálu (D2) a signálu na výstupu (D3). Nastavení děličky se provádí přivedením vhodného binárního čísla na vstupy A až D. Zapojení děličky kmitočtu vychází z předchozího zapojení čítače vzad. Výstup děličky tvoří vývod BO, ten je spojen s vývodem L. Podle pokynů vyučujícího bylo naším úkolem vytvořit děličku sedmi, bylo tedy nutné přivést na vstupy binární číslo 0111B, přičemž první bit zleva je na vstupu D. Po sedmi periodách vstupního signálu se na vývodu BO objeví impulz.
KRUHOVÝ REGISTR S OBVODEM 74ALS192
Funkcí kruhového registru je „v rytmu“ vstupního signálu cyklicky posunovat zadané vstupní slovo, v našem případě na horním obrázku číslo 01100B a na spodním 10000B .
Odpovědi na kontrolní otázky:
Čím je způsobeno zdržení signálu v elektronických obvodech?
Zdržení signálu v elektronických obvodech je způsobeno zotavovací dobou polovodičových prvků (při spínání např. tranzistoru není doba přechodu mezi jeho úplným uzavřením a saturací nekonečně krátká – určitý časový interval trvá odsání nosičů el. proudu z oblasti přechodu).
Jaký je rozdíl mezi čítačem 74ALS192 a čítačem 74ALS193? Nakreslete pravdivostní tabulky. Použijte katalog nebo informace na internetu.
Rozdíl mezi obvodem typu 74ALS192 a 74ALS193 spočívá zejména v tom, že obvod 74ALS192 je dekadický a obvod 74ALS193 je čtyřbitový binární čítač s oddělenými vstupy pro čítání vpřed a vzad.
74ALS19274ALS193
Popište, jak byste realizovali sériový a paralelní registr.
Sériový registr:
Vstupní sériová data na vstup A0, výstupní paralelní data na výstupech Q1 až Q5.
Paralelní registr:
Vstupní paralelní data na vstupy A1 až A5, výstupní sériová data na výstupu Q1.
Závěr:
Celou touto úlohou jsme si prakticky vyzkoušeli práci s logickými hradly zapojenými v několika modifikacích. Především bylo třeba myslet na to že pracujeme s logickými obvody a proto nesmělo napětí vstupního signálu překročit hodnotu 5V. No a hlavně jsme měřili celou dobu s osciloskopem a ne se spektrálním analyzátorem, jak jsem to po náročném 3 hodinovém měření prohlásil (šlo o dočasný zkrat () .
Předmět
Digitální obvody a mikroprocesory
Jméno
Karel Zemánek
Ročník
2
Studijní skupina
B2TLI/06
Spolupracoval
Vohralík
Měřeno dne
11.4.2007
Kontroloval
Hodnocení
Dne
Číslo úlohy
Název úlohy
2
Realizace klopných obvodů
ZADÁNÍ ÚLOHY
Realizujte klopný obvod R-S reagující na vstupech R a S na logickou úroveň H. Použijte hradla NAND. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v literatuře.
Sestavte klopný obvod J-K typu master-slave pomocí hradel NAND. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v literatuře.
Vámi realizovaný klopný obvod J-K modifikujte tak, aby plnil funkci klopného obvodu typu D. Opět změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v literatuře.
Pomocí klopného obvodu D (integrovaný obvod 74ALS74) sestavte klopný obvod T. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v katalogu nebo v literatuře.
Pomocí klopného obvodu D (integrovaný obvod 74ALS74) realizujte čtyřbitový asynchronní čítač čítající nahoru. Změřte a zapište pravdivostní tabulku a porovnejte s tabulkou získanou z literatury.
TEORETICKÝ ÚVOD
Klopné obvody jsou nedílnou součástí digitální techniky. Jsou to nejjednodušší digitální paměťové obvody. Z hlediska vzájemného vztahu mezi vstupními a výstupními proměnnými rozdělujeme klopné obvody na čtyři druhy: R-S, J-K, T, D. Dále dělíme klopné obvody na asynchronní a synchronní. Asynchronní obvody mohou změnit hodnotu výstupní proměnné nezávisle na hodinovém signálu, nemají hodinový vstup. Synchronní obvody jsou obvody, které mohou změnit hodnotu výstupní proměnné jen při úrovni H nebo L hodinových impulzů. U některých zapojení je změna hodnoty výstupní proměnné jen v případě změny hodinového signálu z L na H (vzestupná hrana) nebo změny z H na L (sestupná hrana).
Klopný obvod R-S (Reset - Set) na obr. 4 je nejjednodušší klopný obvod. Reaguje na úroveň H na vstupech R a S. Přivedeme-li na vstup S úroveň H, výstup Q se přepne do stavu H. Pokud byl již předtím ve stavu H, tak v něm setrvá. Přivedeme-li L na vstup R, výstup Q se přepne do stavu L. Pokud byl již předtím ve stavu L tak v něm setrvá. Případ, kdy na oba vstupy R i S přivedeme H, nazýváme neurčitý stav.
Obr. 4: Klopný obvod R-S
Klopný obvod na obr. 5 je řízený klopný obvod R-S. Tento obvod reaguje na vstupní proměnné jen při přivedení H na vstup T.
Obr. 5: Klopný obvod R-S s řídícím vstupem T
Klopný obvod J-K, také nazývaný jako klopný obvod s vnitřní pamětí, je kombinace dvou klopných obvodů R-S (první je řídicí – master a druhý je řízený – slave). Tento dvojčinný klopný obvod J-K byl vyvinut pro odstranění neurčitého stavu klopného obvodu R-S. Schéma tohoto klopného obvodu je na obr. 6.
Obr. 6: Klopný obvod J-K typu master-slave
Zapojení obsahuje dva řízené klopné obvody R-S, u nichž výstupy prvního jsou navázány na vstupy S a R druhého klopného obvodu. Druhý klopný obvod se řídí invertovanými hodinovými impulzy a zpětná vazba je vedena z výstupu druhého klopného obvodu na vstup prvního. Se vzestupnou hranou hodinového impulzu se nastavuje úroveň na výstupech řídicího obvodu. Řízený obvod je uzavřen, neboť úroveň na hodinovém vstupu C je H. Se sestupnou hranou hodinového impulzu se uzavírá vstup řídicího klopného obvodu a stav na jeho výstupu je kopírován řízeným klopným obvodem. Asynchronní vstupy R a S jsou zavedeny do řídicího klopného obvodu. Přivedeme-li na vstup J úroveň H, výstup Q se nastaví do stavu H. Připojíme-li na vstup K úroveň H, výstup Q přejde do stavu L. Bude-li na obou vstupech J i K L, logická hodnota výstupu se nezmění. Doposud se tento klopný obvod chová jako klopný obvod R-S. Ale připojíme-li na oba vstupy J i K úroveň H (u R-S tzv. neurčitý stav) logická hodnota výstupu se změní v opačnou – invertuje se (L přejde v H a naopak). Veškeré změny výstupní hodnoty se provedou pouze při sestupné hraně hodinového signálu C.
Dalším klopným obvodem, který se používá v digitální technice, je klopný obvod D. Vznikne jednoduchou úpravou klopného obvodu J-K tím, že vstup přivedeme na vstup J a na vstup K jej přivedeme přes invertor. Tento obvod pracuje tak, že logická hodnota přivedená na vstup D se v čase sestupné hrany hodinového signálu C přenese na výstup. Tento klopný obvod je realizován integrovaným obvodem 74ALS74.
Obr. 7: Zapojení klopného obvodu D modifikací klopného obvodu J-K
Klopný obvod T není tak důležitý v digitální technice jako třeba klopný obvod D. Lze jej velmi jednoduše realizovat pomocí klopného obvodu D tak, že datový vstup D připojíme na invertovaný výstup obvodu. Jeho funkce je také jednoduchá. Logická hodnota na výstupu Q se při každé sestupné hraně hodinového signálu změní na opačnou – invertuje se.
Obr. 8: Zapojení klopného obvodu T modifikací klopného obvodu D Klopný obvod D se často používá v čítači. Na obr. 9 je schéma zapojení čtyřbitového asynchronního čítače použitím klopných obvodů D. Každý klopný obvod pracuje jako dělička kmitočtu dvěma. Výstupy klopných obvodů jsou zároveň jednotlivými výstupy čítačů.
Obr. 9: Zapojení asynchronního čítače pomocí klopných obvodů D
PRACOVNÍ POSTUP
Za použití hradel typu NAND jsme podle obr. 4 sestavili klopný obvod typu R-S. Ten jsme proměřili a změřené úrovně jsme zaznamenali do tabulky.
Obvod z předchozího bodu úlohy jsme upravili na klopný obvod J-K typu master-slave. Takto vzniklý obvod jsme znovu proměřili a změřené údaje jsem opět zaznamenali do tabulky.
Obvod J-K jsme modifikovali tak, aby plnil funkci klopného obvodu typu D. Opět jsme obvod proměřili a hodnoty zaznamenali do tabulky.
Obvod D jsme znovu upravili, tentokrát tak, aby plnil funkci klopného obvodu T. Obvod jsme proměřili, hodnoty zapsali do tabulky.
Pomocí klopného obvodu D, realizovaného obvodem 74ALS74 jsme sestavili asynchronní čítač čítající nahoru s nulovacím vstupem.
PRAVDIVOSTNÍ TABULKY JEDNOTLIVÝCH OBVODŮ
1) Klopný obvod „R-S“
R
S
Q
Q
0
0
Qn-1
Qn-1
0
1
1
0
1
0
0
1
1
1
x
x
Zapojení reaguje na nástupnou hranu impulzu
Qn-1- předchozí logický stav
X - neurčitý logický stav
2) Klopný obvod „J-K“ (master-slave)
J
K
Q
Q
0
0
Qn-1
Qn-1
0
1
0
1
1
0
1
0
1
1
x
x
Zapojení reaguje na nástupnou hranu impulzu
Qn-1 - předchozí logický stav
x - neurčitý logický stav (stav se měnil s každým hodinovým impulzem)
3) Klopný obvod „D“
D
Q
Q
0
0
1
1
1
0
Zapojení reaguje na sestupnou hranu hodinového impulzu.
Při každém dalším hodinovém impulzu se vstup D přepíše
na výstup Q.
4) Klopný obvod „T“
C
Q
Q
0
Qn-1
Qn-1
1
Qn-1
Qn-1
Zapojení reaguje na sestupnou hranu hodinového impulzu.
S každým dalším hodinovým impulzem se na výstupu objeví
negovaná hodnota předchozího stavu.
5) Klopný obvod „D“ (74ALS74)
n
A
B
C
D
0
0
0
0
0
1
1
0
0
0
2
0
1
0
0
3
1
1
0
0
4
0
0
1
0
5
1
0
1
0
6
0
1
1
0
7
1
1
1
0
8
0
0
0
1
9
1
0
0
1
10
0
1
0
1
11
1
1
0
1
12
0
0
1
1
13
1
0
1
1
14
0
1
1
1
15
1
1
1
1
KONTROLNÍ OTÁZKY
K čemu se používají klopné obvody v digitální technice? Uveďte příklad použití klopných obvodů R-S, J-K, D.
Klopné obvody se v digitální technice používají jako malé paměti (registry), tvoří stavební prvky pro konstrukci generátorů, čítačů, A/D převodníků, atd.
Jak byste modifikovali čítač z obr. 9, aby plnil funkci čítání vzad?
ZÁVĚR
Celou touto úlohou jsme si prakticky vyzkoušeli práci s logickými hradly zapojenými v několika modifikacích. Sestavovali jsme postupně klopné obvody typu R-S, J-K, D, T a D pomocí obvodu 74ALS74. U všech zapojení jsme sledovali závislosti výstupních veličin na změně veličin vstupních (obvody byly ovládány např. hodinovým signálem z generátoru (bylo nutné nastavit vhodnou frekvenci abychom byli schopni zachytit změny na výstupu), případně přivedením logické úrovně z externího zdroje – log 0 => GND, log.1 => +5V). Ve všech případech se zjištěné údaje shodovaly s očekávanými hodnotami .
Zapojení reaguje na nástupnou hranu hodinového impulzu. S každým dalším hodinovým impulzem se zvýší hodnota na výstupech A, B, C, D (binární vyjádření).
Předmět
Digitální obvody a mikroprocesory
Jméno
Karel Zemánek
Ročník
2
Studijní skupina
B2TLI/06
Spolupracoval
Měřeno dne
24.4.2007
Kontroloval
Hodnocení
Dne
Číslo úlohy
Název úlohy
3
Měření charakteristik na automatizovaném pracovišti
TEORETICKÝ ÚVOD
Základním stavebním blokem v digitální technice je logické člen - hradlo (například NAND). Logická funkce daného hradla je pevně dána, ale jeho jednotlivé fyzické realizace se mohou velmi lišit vnitřní strukturou a výrobní technologií. Základní a nejstarší technologií je tranzistorově-tranzistorová logika TTL, dále diodově-tranzistorová logika DTL, integrovaná injekční logika IIL atd. Tyto technologie mají také mnoho jiných variant (rychlé, Schottkyho, atd.). A nesmíme zapomenout na nyní nejvíce používanou technologii CMOS, která používá unipolárních tranzistorů. Odlišnou strukturu dvouvstupého logického členu NAND vyrobeného technologií TTL a CMOS můžete porovnat na obr. 10.
Obr. 10: Porovnání struktury dvouvstupého logického členu NAND vyrobeného technologií a) TTL a b) CMOS
Každá technologie, případně jejich varianty, mají své specifické chování a vlastnosti. Nás nejvíce zajímají tyto vlastnosti:
- vstupní charakteristika,
- výstupní charakteristika,
- převodní charakteristika,
- přenosová rychlost (zpoždění hradla).
Vstupní charakteristika udává závislost vstupního proudu na vstupním napětí. V katalogu jsou uváděny hodnoty maximálních vstupních proudů pro obě logické úrovně na vstupu a často jsou také zobrazeny i grafy vstupní charakteristiky. Schéma pro měření vstupní charakteristiky je uvedeno na obr. 11. Vstupní charakteristiku měříme pouze s jedním vstupem hradla NAND, další vstupy jsou připojeny na úroveň H (+5 V).
Obr. 11: Schéma pro měření vstupní charakteristiky hradla
Výstupní charakteristika je závislost výstupního proudu na výstupním napětí. Pro každé hradlo jsou však dvě výstupní charakteristiky: pro výstupní úroveň L a H. Schéma pro měření výstupních charakteristik je uvedeno na Obr. 12. Pro měření s výstupní úrovní L, musíme vstupy hradla NAND připojit na H a naopak (hradlo invertuje).
Obr. 12: Schéma zapojení pro měření výstupních charakteristik hradla
Vstupní a výstupní charakteristiky (hodnoty vstupních proudů a mezní hodnoty výstupních proudů pro obě logické úrovně) jsou důležité při návrhu digitálních obvodů. Tyto hodnoty udávají, kolik je možné zapojit vstupů hradel dané technologie na jeden výstup. Tomuto parametru se říká logický zisk. Jeho hodnotu získáme podle následující rovnice.
kde AH je logický zisk při logické úrovni H , AL je logický zisk při logické úrovni L , IIH je vstupní proud při H, IOH je výstupní proud při H, IIL je vstupní proud při L, IOL je výstupní proud při L. Skutečný logický zisk je dán menší hodnotou AH nebo AL.
Další důležitou charakteristikou je převodní charakteristika. Ta udává závislost výstupního napětí v závislosti na vstupním. Z této charakteristiky se dá určit prahové napětí, což je napětí, při kterém dojde k překlopení výstupní úrovně na opačnou. Prahová napětí u hradel vyrobených různými technologiemi jsou různá. Proto musíme dát pozor při připojování hradel na výstup hradla jiné technologie. Například deklarovaná úroveň H na výstupu hradla TTL je od 2,4 V až do napájecího napětí a prahové napětí obvodu CMOS je přibližně polovinou napájecího napětí (při napájení +5 V je to přibližně 2,5 V). Při výstupním napětí TTL mezi 2,4 až 2,5 V může dojít k hazardu při zpracování tohoto signálu vstupem hradla v technologii CMOS. Schéma pro měření převodní charakteristiky je uvedeno na obr. 13.
Obr. 13: Schéma pro měření převodní charakteristiky hradla
Zdržení hradla je dynamický parametr, který bývá uveden v katalozích. Je to o zdržení reakce výstupu logického členu při skokové změně logické hodnoty vstupního signálu. Pro změření zpoždění hradla potřebujeme generovat obdélníkový signál s nastavenými úrovněmi TTL (UL = 0 V, UH = 5 V), který přivedeme na vstup hradla. Na osciloskopu zobrazíme vstupní signál a současně výstupní signál. Časový rozdíl měříme v 50 % mezi napětím úrovně H a napětím úrovně L.
TABULKY NAMĚŘENÝCH HODNOT
Vstupní charakteristiky obvodů s hradly NAND
U1[V]
I1[A]
I1[A]
I1[A]
I1[A]
I1[A]
MH5400
74LS00
4011
74HC00
74HCT00
0
-0,000896357
-0,000151623
-0,000689024
4,34E-08
-0,0045831760,1-0,000872862-0,00014803-0,0014310924,34E-08-0,0044393970,2-0,000849677-0,000144465-0,00037458-2,27E-08-0,0042967350,3-0,000827033-0,000140947-0,0010622363,51E-08-0,0041577010,4-0,000804551-0,000137331-0,000596623-1,65E-08-0,0040197150,5-0,000781823-0,000133889-0,000415537-5,17E-08-0,0038836350,6-0,000758408-0,000130325-0,000212510,000000031-0,0037502050,7-0,000734379-0,000126796-7,12899E-050-0,0036176390,8-0,000710566-0,000123292-2,62076E-05-2,07E-08-0,0034872490,9-0,000686893-0,000119796-4,28475E-05-3,51E-08-0,0033588141-0,000663286-0,000116238-3,411E-072,89E-08-0,0032314391,1-0,000640018-0,00011279-2,501E-075,17E-08-0,0031070621,2-0,000616481-0,0001093
Vloženo: 28.05.2009
Velikost: 6,38 MB
Komentáře
Tento materiál neobsahuje žádné komentáře.
Mohlo by tě zajímat:
Skupina předmětu BDOM - Digitální obvody a mikroprocesory
Reference vyučujících předmětu BDOM - Digitální obvody a mikroprocesory
Podobné materiály
- BMDS - Multimediální služby - statnice_Multimediální přenosové protokoly
- BMVE - Měření v elektrotechnice - Protokoly mix
- BDOM - Digitální obvody a mikroprocesory - Testy různé
- BRR1 - Řízení a regulace 1 - Různé projekty
- BRR1 - Řízení a regulace 1 - Zkoušky různé termíny
- BEMC - Elektromagnetická kompatibilita - Příklady různé
- BEMC - Elektromagnetická kompatibilita - Různé materiály 2008
- BRR1 - Řízení a regulace 1 - Různé materiály 2
- BRR1 - Řízení a regulace 1 - Různé materiály
- BSIS - Signály a soustavy - BSIS různé staré zkoušky 2005.zip
Copyright 2024 unium.cz