- Stahuj zápisky z přednášek a ostatní studijní materiály
- Zapisuj si jen kvalitní vyučující (obsáhlá databáze referencí)
- Nastav si své předměty a buď stále v obraze
- Zapoj se svojí aktivitou do soutěže o ceny
- Založ si svůj profil, aby tě tví spolužáci mohli najít
- Najdi své přátele podle místa kde bydlíš nebo školy kterou studuješ
- Diskutuj ve skupinách o tématech, které tě zajímají
Studijní materiály
Zjednodušená ukázka:
Stáhnout celý tento materiálPředmět
Digitální obvody a mikroprocesory
Jméno
Jan Černocký
Ročník
2
Studijní skupina
51
Spolupracoval
Crhonek David
Měřeno dne
31.3.2004
Kontroloval
Hodnocení
Dne
Číslo úlohy
Název úlohy
1.
Měření logickým analyzátorem
ZADÁNÍ ÚLOHY:
Zobrazte všechny průběhy zapojení logického kombinačního obvodu podle prvního obrázku.
Zobrazte vstupní a výstupní průběhy čítače a zakreslete je zvlášť pro čítání vpřed a čítání vzad. Použijte integrovaný obvod 74ALS193.
Navrhněte a zrealizujte zadanou děličku pomocí čítače 74ALS193. Průběhy na výstupech čítače zobrazte na logickém analyzátoru a zakreslete.
Zrealizujte kruhový registr pomocí posuvného registru 74ALS96. Na paralelní vstupy uložte libovolné 5-bitové binární číslo. Poté na vstup C připojte generátor a signály na výstupech zobrazte na logickém analyzátoru. Vše zaznamenejte.
Teoretický úvod:
Logický analyzátor je přístroj pro zaznamenávání a zobrazení n-bitového digitálního signálu.
Zpoždění logických obvodů
Každý logický obvod má nějaké časové zpoždění, které je dáno rychlostí přechodu tranzistoru z nasyceného stavu do stavu zahrazení.
Pro zjištění zpoždění libovolného logického obvodu může být použit logický analyzátor, kde dobu zpoždění můžeme pro přesnější změření znásobit počtem zapojených stejných obvodů za sebou. Takový obvod je uveden na obrázku níže. Zde je celkové časové zdržení trojnásobné.
Čítače a děličky kmitočtu
Čítač je obvod, který při příchodu impulzu na vstupu (podle typu vstupu vzestupná nebo sestupná hrana vstupního signálu) zvětší (u funkce čítání vzad zmenší) hodnotu binárního čísla na svém, obvykle čtyřbitovém, výstupu o jedničku. Podle funkce rozlišujeme čítače pro čítání vpřed (inkrementování) nebo pro čítání vzad (dekrementování). Některé čítače mohou pracovat v obou režimech. Takovým čítačům se říká vratné čítače. Čítače pracují v některém číselném kódu, nějšastěji se používají kódy binární, BCD nebo Johnsonův. Další vhodnou vlastností čítače je také možnost nulování nebo přednastavení čítače. Mnohé čítače také obsahují výstupy přetečení, které signalizují přechod čítače z maximálního stavu do minimálního stavu a výstupy podtečení pro přechod čítače z minimálního stavu do maximálního. Tyto výstupy slouží jako přenos do vyššího řádu, takže jej můžeme připojit na vstup dalšího čítače a tím nám vznikne čítač o dvojnásobném počtu bitů. Takto můžeme poskládat čítač o libovolném počtu bitů.
Přivedeme-li vstupní obdélníkový signál úrovně TTL s libovolným kmitočtem, generuje se na prvním bitu výstupu (nejčastěji značeno A) signál s kmitočtem polovičním než na vstupu. Na dalším výstupu je kmitočet signálu opět poloviční oproti předchozímu výstupu.
Na obrázku je uvedena schématická značka čítače 74ALS193. CD a CU jsou vstupy pro čítání vzad a vpřed, A, B, C, D jsou přednastavovací vstupy, vstup se přivádí přednastavovací impulz a R je resetovací vstup. Čítač osahuje výstupy A, B, C, D a dále výstupy (podtečení) a (přetečení).
Posuvný registr
Obvod sestavený z vhodně propojených klopných obvodů. Informace se posouvá z jednoho klopného obvodu na další synchronně s hodinovými impulzy. Posuvný registr se používá především pro převod sériové informace na paralelní nebo naopak. Pro převod sériové informace na paralelní se vstupní informace přivádí na sériový vstup a při každém hodinovém impulzu se převede jeden bit na výstup. Po n-tém hodinovém impulzu (pro přenos n-bitového slova) je celé slovo převedeno na paralelní tvar na paralelním výstupu. Převod paralelní informace na sériovou je obdobný. Vstupní informace se přivede na paralelní vstupy. Při každém hodinovém pulzu je převeden jeden bit slova na výstup. Výstupní sériová informace se odebírá z výstupu Q1. Opět po n-tém hodinovém impulzu je celé slovo převedeno na sériovou informaci na prvním paralelním výstupu. Na obrázku je uvedeno zapojení posuvného registru s naznačenými vstupy a výstupy.
VYPRACOVÁNÍ:
Nastavená frekvence : 200kHz
ÚKOL 1: Měření zpoždění
D0 – původní signálD1 – zpožděný signál
Měřené zpoždění: X = 7,5 ns
ÚKOL 2: Čítače
Čítač vpřed
D0 – vstupní signálD4 – výstup D
D1 – výstup AD5 - BO
D2 – výstup BD6 – CA – změna úrovně signalizuje přetečení
D3 – výstup C
Čítač vzad
ÚKOL 3: Dělička devíti
D0 – vstupní signálD1 – výstupní signál
ÚKOL 4: Registr
Zadané binární číslo : 01101
KONTROLNÍ OTÁZKY:
Čím je způsobeno zdržení signálu v elektronických obvodech?
- Zdržení signálu v elektronických obvodech je způsobeno přechodem tranzistoru z nasyceného stavu do stavu zahrazení.
Jaký je rozdíl mezi čítačem 74ALS192 a čítačem 74ALS193? Nakreslete pravdivostní tabulky.
- 74ALS192 je synchronní 4-bitový obousměrný dekadický čítač a 74ALS193 je synchronní 4-bitový obousměrný binární čítač.
Popište, jak byste realizovali sériový a paralelní registr.
- Pro převod sériové informace na paralelní se vstupní informace přivádí na sériový vstup a při každém hodinovém impulsu je celá informace převedena na paralelní tvar na paralelním výstupu. Převod paralelní informace na sériovou se vstupní informace převede na paralelní vstupy, a s každým hodinovým impulsem je převeden jeden bit na výstup. Výstupní informace se odebírá z výstupu Q1.
ZÁVĚR:
V 1. úloze jsme měřili zpoždění NAND hradel, které činilo 7,5ns (tj. 2,5ns na 1 hradlo).
Při měření čítačů jsme pomocí logického analyzátoru ověřili správnou funkčnost čítače, při čítání nahoru se k hodnotě na výstupu přičítal 1 bit až do maxima 1111, potom čítání začalo znovu. Při čítání dolů se hodnota na výstupu zmenšovala o 1 bit až dosáhla 0000, potom cyklus začal znovu.
Při realizaci děličky jsme se dopustili chyby při kombinaci bitů na vstupu a místo děličky pěti (kombinace 0101) jsme sestrojili děličku devíti (kombinace 1001). Děličku sedmi jsme realizovali tak, že jsme na přednastavovací vstupy přivedli kombinaci 0111.
Z grafů při měření posuvného registru je vidět, jak se posouvá přednastavená kombinace 01101 na výstupech registru. V každé periodě se posune o 1 bit.
Předmět
Digitální obvody a mikroprocesory – Laboratorní cvičení
Jméno
Karol Ollé
Ročník
II.
Studijní skupina
B2TLI-54
Spolupracoval
Vojtěch Novotný
Měřeno dne
25.03.2004
Kontroloval
Hodnocení
Dne
Číslo úlohy
Název úlohy
1
Měření logickým analyzátorem
Zadání –
Zobrazte všechny průběhy zapojení logického kombinačního obvodu podle Obr. 1.
Zobrazte vstupní a výstupní průběhy čítače a zakreslete je zvlášť pro čítání vpřed a čítání vzad. Použijte integrovaný obvod 74ALS192.
Navrhněte a zrealizujte zadanou děličku pomocí čítače 74ALS193. Průběhy na výstupech čítače zobrazte na logickém analyzátoru a zakreslete.
Zrealizujte kruhový registr pomocí posuvného registru 74ALS96. Na paralelní vstupy uložte libovolné 5-bitové binární číslo. Poté na vstup C připojte generátor a signály na výstupech zobrazte na logickém analyzátoru. Vše zaznamenejte.
Teoretický úvod –
Logický analyzátor je přístroj pro zaznamenávání a zobrazení n-bitového digitálního signálu. Počet zaznamenávaných bitů, doba záznamu (počet zaznamenaných vzorků) jsou závislé na typu přístroje.
- Zpoždění logických obvodů
Každý logický obvod má nějaké časové zpoždění (zdržení), které je dáno rychlostí přechodu tranzistoru z nasyceného stavu do stavu zahrazení. Proto některé rychlé logické obvody TTL užívají Schottkyho tranzistory (tranzistory s připojenou Schottkyho desaturační diodou mezi kolektor a bázi) k zabránění stavu plné saturace tranzistoru.
Obr.1 Zapojení hradel pro měření zpoždění
- Čítače a děličky kmitočtu
Čítač je obvod, který při příchodu impulzu na vstupu (podle typu vstupu vzestupná nebo sestupná hrana vstupního signálu) zvětší (u funkce čítání vzad zmenší) hodnotu binárního čísla na svém, obvykle čtyřbitovém, výstupu o jedničku. Podle funkce rozlišujeme čítače pro čítání vpřed (inkrementování) nebo pro čítání vzad (dekrementování).
Další vlastnosti čítačů - použitý kód binární, BCD, Johnsonův
nulování, přednastavení čítače
výstupy přetečení (podtečení) čítače – přenos do vyššího řádu
- CD a CU jsou vstupy pro čítání vzad a vpřed,
- A, B, C, D jsou přednastavovací vstupy,
- na vstup Lse přivádí přednastavovací impulz
- R je resetovací vstup.
- Čítač obsahuje výstupy A, B, C, D a dále výstupy BO(podtečení) a CA(přetečení).
Obr.2 Schématická značka čítače 74ALS192 a 74ALS193 (označení symbolem CT2)
- Posuvný registr
Posuvné registry jsou obvody sestaveny z vhodně propojených klopných obvodů. Informace se posouvá z jednoho klopného obvodu na další synchronně s hodinovými impulzy. Posuvný registr se používá především pro převod sériové informace na paralelní nebo naopak.
Obr.3 Zapojení posuvného registru
Kontrolní otázky –
Čím je způsobeno zdržení signálu v elektronických obvodech?
- Je to způsobeno dobou kterou potřebuje tranzistor k přechodu z nasyceného stavu do stavu nahrazení.
Jaký je rozdíl mezi čítačem 74ALS192 a čítačem 74ALS193? Nakreslete pravdivostní tabulky. Použijte katalog nebo informace na internetu.
- dekadický čítač s oddělenými vstupy pro čítání vpřed a vzad
- čtyřbitový čítač s oddělenými vstupy pro čítání vpřed a vzad
Pravdivostní tabulka obvodu 74192 –
Pravdivostní tabulka obvodu 74193–
Popište, jak byste realizovali sériový a paralelní registr.
- Sériový registr - Přivést sériová data na sériový vstup A0 registru a na výstupech Q1 až Q5 postupně odebírat výslednou paralelní informaci.
- Paralelní registr - Přivést paralelní data na paralelní vstupy A1 až A5 registru a z výstupu Q1 odebírat výslednou sériovou informaci
Postup měření –
Zapojení log. analyzátoru a zvolení vzorkovacího kmitočtu.
Zobrazení vstupního a výstupního časového průběhu na analyzátoru.
Zobrazení průběhů na všech výstupech čítače a generátoru.
Realizace děličky kmitočtu.
Měření posuvného registru 74ALS96.
Použité přístroje –
č.
Přístroj
Typ
1
Osciloskop
Agilent 54622D
2
Generátor
HP 33120A
3
Zdroj
Diametral P230R51D
4
Modul
7400
5
74193
6
7496
7
Vodiče
2mm-2mm
8
4mm-2mm
9
Koaxiální
10
Plochý k osciloskopu
11
Texty
Závěr -
Zobrazené průběhy logického kombinačního obvodu v úkolu č. 2 odpovídají našemu očekávání.
Realizaci pro měření čítačů jsme provedli pomocí integrovaného obvodu 74ALS192. Časové průběhy pro čítání vpřed i vzad vyšly dle očekávání.
Děličku pěti jsme realizovali pomocí integrovaného obvodu 74ALS193. Časové průběhy opět vyšly dle očekáváni.
Na závěr jsme realizovali kruhový registr pomocí integrovaného obvodu 74ALS96.
Naměřené a vypočtené hodnoty –
- Úkol č. 2
D0
D1
f=3MHz
Vstup
Výstup
Průběh signálu při měření zpoždění na hradlech -
Zpoždění na 3 hradlech je 25,20 ms. (na 4. hradle je změřené zpoždění 7,2 ms) -
- Úkol č. 3
D0
D1
D2
D3
D4
D5
f=100kHz
Čítání vpřed
CU
A
B
C
D
D0
D1
D2
D3
D4
D5
f=100kHz
Čítání vzad
CD
A
B
C
D
- Úkol č. 4
D0
D1
D2
D3
D4
D5
f=5MHz
Dělička
Vstup
CD
A
B
C
D
5-ti
0101
- Úkol č. 5
D0
D1
D2
D3
D4
D5
f=2kHz
Vstup
C
Q1
Q2
Q3
Q4
Q5
10101
Předmět
Digitální obvody a mikroprocesory
Jméno
Ročník
Studijní skupina
Spolupracoval
Měřeno dne
Kontroloval
Hodnocení
Dne
Číslo úlohy
Název úlohy
2.
Realizace klopných obvodů
ZADÁNÍ ÚLOHY:
Realizujte klopný obvod R-S reagující na vstupech R a S na logickou úroveň H. Použijte hradla NAND. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou z katalogu.
Sestavte klopný obvod J-K typu master-slave pomocí hradel NAND. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou z katalogu.
Realizovaný obvod modifikujte tak, aby plnil funkci klopného obvodu typu D. Opět změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou z katalogu.
Modifikujte zapojení tak, aby obvod plnil funkci klopného obvodu T. Změřte a zapište pravdivostní tabulku a porovnejte s katalogem.
Pomocí klopného obvodu D (74ALS74) realizujte čtyřbitový asynchronní čítač čítající nahoru s nulovým vstupem. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou získanou z literatury.
Teoretický rozbor:
Klopné obvody jsou nejjednodušší digitální paměťové obvody. Rozdělujeme je na 4 druhy: R-S, J-K, T a D.
Asynchronní KO – mohou změnit hodnotu výstupní proměnné nezávisle na hodinovém signálu. Nemají hodinový vstup.
Synchronní KO – mohou změnit hodnotu výstupní proměnné jen při úrovni H nebo L hodinových impulsů.
Řada logických sítí pracuje v synchronismu s posloupností impulsů, které jsou generovány zvláštním generátorem, který není součástí této sítě. Změna stavu výstupu takové logické sítě pak závisí jednak na stavu vstupů sítě při přítomnosti impulsu, jednak může záviset na historii vstupů, tj. na jejich stavech při přítomnosti dřívějších impulsů. Takovýmto obvodům říkáme sekvenční logické systémy a řídící impulsy nazýváme hodinovými impulsy. Je zřejmé,že sekvenční obvody musí obsahovat prvky, které jsou schopny si pamatovat informace minimálně po dobu mezi dvěma hodinovými impulsy.
Klopný obvod R-S
Základním obvodem, který je schopen setrvat v určitém stavu (logické 0 nebo 1) bez aplikace vnějších logických úrovní (mimo napájecí napětí ovšem) je tzv.paměťová buňka, neboli klopný obvod. Nejjednodušší klopný obvod vytvoříme pomocí dvou invertorů, kterým křížem propojíme vstupy a výstupy. Po zapojení napájecího napětí nastaví se na výstupu jednoho invertoru logická jednička a na druhém výstupu logická nula. Tento stav je logicky konzistentní, neboť je-li např. na výstupu Q invertoru I1 logická jednička, je tato i na vstupu A2 invertoru I2, který musí mít tedy na svém výstupu nulu. Nula je tedy i na vstupu A1 invertoru I1 ,což odpovídá stavu na jeho výstupu. Chceme-li do paměťové buňky “zapisovat”, tj. nastavovat výstup Q do úrovně 0 nebo 1, musíme použít místo prostých invertorů dvojvstupová hradla NAND a propojit je společně se dvěma invertory podle obr. 7.26.b.
Klopný obvod J-K
Pro odstranění neurčitého stavu klopného obvodu R-S byl vyvinut tzv. dvojčinný klopný obvod J-K. Principiální zapojení je na obr. 6.
Zapojení obsahuje dva řízené klopné obvody R-S, u nichž výstupy Q a prvního jsou navázány na vstupy S a R (po řadě) druhého. Druhý klopný obvod se řídí invertovanými hodinovými impulsy a zpětná vazba je vedena z výstupu druhého klopného obvodu na vstup prvního. První klopný obvod se nazývá řídicí (master), druhý klopný obvod je řízený (slave). S náběžnou hranou hodinového impulsu se nastavuje úroveň na výstupech řídícího obvodu; řízený obvod je uzavřen, neboť úroveň na jeho hodinovém vstupu = 0. S úběžnou hranou hodinového impulsu se uzavírá vstup řídícího klopného obvodu a stav na jeho výstupu je kopírován řízeným klopným obvodem. Jeho výstupní úrovně jsou vedeny zpětnou vazbou na vstup řídícího obvodu, tam však nezpůsobí žádnou změnu, neboť tentokrát je řídící obvod uzavřen (C = 0). Asynchronní vstupy jsou zavedeny do řídicího klopného obvodu. Nastavíme-li asynchronními vstupy řídící klopný obvod, přesune se tato informace do řízeného klopného obvodu okamžitě (je-li C = 0), neboť mezi hodinovými impulsy je C = 0, tedy /lucy.troja.mff.cuni.cz/~tichy/images/kap6/d10.gif" \* MERGEFORMATINET = 1; řízený klopný obvod, ovládaný signálem , je tedy otevřen.
Klopný obvod typu D
vznikne z obvodu typu J-K, vložíme-li invertor mezi vstupy J a K tak, že K je komplementem J (obr. 7.). Z pravdivostní tabulky obvodu J - K plyne, že Qn+1 = 1 pro Dn = Jn = EFORMATINET n = 1 a Qn+1 = 0 pro Dn = Jn = n = 0. Tedy Qn+1 = Dn. Vzhledem k tomu, že pravdivostní tabulka obvodu J-K pro J = y.troja.mff.cuni.cz/~tichy/images/kap6/d11.gif" \* MERGEFORMATINET se neliší od tabulky obvodu R-S pro R = , můžeme obvod tohoto typu rovněž sestavit z řízeného obvodu R-S (v tom případě hovoříme o jednoduchém nebo jednočinném klopném obvodu). Takový obvod mění svůj stav při náběžné hraně hodinového impulsu; v případě, že D obvod sestavíme z obvodu J-K typu master - slave, mění se stav s týlovou hranou hodinového impulsu. Klopné obvody typu D mohou sloužit jako paměti binární informace, která se vybaví hodinovým impulsem k dalšímu zpracování. Příkladem jednoduchého obvodu typu D je integrovaný obvod 7474 (dva jednoduché D-obvody v jednom pouzdru).
Klopný obvod typu T
vznikne tak, že vstup D připojíme na invertovaný výstup obvodu. Při každé sestupné hraně se logická hodnota výstupu invertuje.
Čítač
se realizuje pomocí KO typu D, přičemž každý klopný obvod pracuje jako dělička kmitočtu dvěma. Jeho schéma je na obr. 9
VYPRACOVÁNÍ
Pravdivostní tabulka KO R-S
R
S
Q
nonQ
0
0
0
0
0
1
1
0
1
0
0
1
1
1
1
1
Pravdivostní tabulka KO J-KPravdivostní tabulka KO typu D
C
R
S
J
K
Q
nonQ
0
0
0
0
0
1
1
000011100010110001111001000100101010011001001110101000100100110010101001011100110010011011001110100111110111111011000101000010RSCDQ11000110101110011111
Klopný obvod typu T
- ověřili jsme si, že se logická hodnota při každé sestupné hraně invertuje
Čítač
- nezměřeno
POUŽITÉ PŘÍSTROJE
METEX
DIAMFTRAL
ZávěrPři aplikacích jsou důležité čtyři typy klopných obvodů: klopný obvod R-S (resp. řízený klopný obvod R-S), klopný obvod J-K, D a T. Obvody typu J-K a D jsou vyráběny v integrované formě v různých stupních integrace, obvod typu R-S je možné sestrojit pomocí hradel NAND nebo použít místo něj obvod J-K. Rovněž obvod typu T se dá snadno vytvořit z obvodu typu J-K event. z obvodu typu D. Klopné obvody mívají kromě synchronních vstupů dat ještě tzv. přímé neboli asynchronní vstupy, jimiž je možno nastavovat výstupy klopného obvodu do stavu Q = 1 nebo Q = 0 v době mezi dvěma hodinovými impulsy. Je-li klopný obvod typu master-slave, mění svůj stav při týlové hraně hodinového impulsu; jinak při náběžné hraně.
Předmět
Digitální obvody a mikroprocesory – Laboratorní cvičení
Jméno
Karol Ollé
Ročník
II.
Studijní skupina
B2TLI-54
Spolupracoval
Vojtěch Novotný
Měřeno dne
01.04.2004
Kontroloval
Hodnocení
Dne
Číslo úlohy
Název úlohy
2
Realizace klopných obvodů
Zadání –
Realizujte klopný obvod R-S reagující na vstupech R a S na logickou úroveň H. Použijte hradla NAND. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v katalogu.
Sestavte klopný obvod J-K typu master-slave pomocí hradel NAND. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v katalogu..
Vámi realizovaný klopný obvod J-K modifikujte tak, aby plnil funkci klopného obvodu typu D. Opět změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v katalogu.
Modifikujte zapojení klopného obvodu D tak, aby plnil funkci klopného obvodu T. Změřte a zapište pravdivostní tabulku tohoto obvodu a porovnejte s tabulkou uváděnou v katalogu nebo v literatuře.
Pomocí klopného obvodu D (integrovaný obvod 74ALS74) realizujte čtyřbitový asynchronní čítač čítající nahoru s nulovacím vstupem. Změřte a zapište pravdivostní tabulku a porovnejte s tabulkou získanou z literatury.
Teoretický úvod –
Klopné obvody jsou nejjednodušší digitální paměťové obvody.
Rozdělení klopných obvodů:
R-S, J-K, T, D
asynchronní a synchronní
reakce na vzestupnou/sestupnou hranu
- Klopný obvod R-S (Reset - Set)
Nejjednodušší klopný obvod. Reaguje na úroveň H na vstupech R a S. Přivedeme-li na vstup S úroveň H, výstup Q se přepne do stavu H. Pokud byl již předtím ve stavu H, tak v něm setrvá. Přivedeme-li L na vstup R, výstup Q se přepne do stavu L. Pokud byl již předtím ve stavu L tak v něm setrvá. Případ, kdy na oba vstupy R i S přivedeme H, nazýváme neurčitý stav.
Obr.1 Klopný obvod R-S
- Klopný obvod J-K
Klopný obvod s vnitřní pamětí, je kombinace dvou klopných obvodů R-S (první je řídicí – master a druhý je řízený – slave).
Dvojčinný klopný obvod J-K byl vyvinut pro odstranění neurčitého stavu klopného obvodu R-S.
Chová se shodně jako obvod R-S, ale připojíme-li na oba vstupy J i K úroveň H (u R-S tzv. neurčitý stav) logická hodnota výstupu se změní v opačnou – invertuje se (L přejde v H a naopak). Veškeré změny výstupní hodnoty se provedou pouze při sestupné hraně hodinového signálu C.
Obr.2 Klopný obvod J-K typu master – slave
- Klopný obvod D
Tento obvod pracuje tak, že logická hodnota přivedená na vstup D se v čase sestupné hrany hodinového signálu C přenese na výstup.
Obr.3 Zapojení klopného obvodu D modifikací klopného obvodu J-K
Klopný obvod D se často používá v čítači. Každý klopn
Vloženo: 28.05.2009
Velikost: 11,07 MB
Komentáře
Tento materiál neobsahuje žádné komentáře.
Mohlo by tě zajímat:
Skupina předmětu BDOM - Digitální obvody a mikroprocesory
Reference vyučujících předmětu BDOM - Digitální obvody a mikroprocesory
Podobné materiály
- BEL2 - Elektrotechnika 2 - laborky
- BEL2 - Elektrotechnika 2 - laborky2
- BDAK - Datová komunikace - laborky-plc
- BDAK - Datová komunikace - laborky-v.34
- BMFV - Měření fyzikálních veličin - Laborky 1-10 mix
- BMFV - Měření fyzikálních veličin - Staré laborky
- BMVE - Měření v elektrotechnice - Laborky 1
- BMVE - Měření v elektrotechnice - Laborky obsáhlé
- BFY1 - Fyzika 1 - laborky
Copyright 2023 unium.cz. Abychom mohli web rozvíjet a dále vylepšovat podle preferencí uživatelů, shromažďujeme statistiky o návštěvnosti, a to pomocí Google Analytics a Netmonitor. Tyto systémy pro unium.cz zaznamenávají, které stránky uživatel na webové stránce navštívil, odkud se na stránku dostal, kam z ní odešel, jaké používá zařízení, operační systém či prohlížeč, či jaký má preferenční jazyk. Statistiky jsou anonymní, takže unium.cz nezná identitu návštěvníka a spravuje cookies tak, že neumožňuje identifikovat konkrétní osoby. Používáním webu vyjadřujete souhlas použitím cookies a následujících služeb: