- Stahuj zápisky z přednášek a ostatní studijní materiály
- Zapisuj si jen kvalitní vyučující (obsáhlá databáze referencí)
- Nastav si své předměty a buď stále v obraze
- Zapoj se svojí aktivitou do soutěže o ceny
- Založ si svůj profil, aby tě tví spolužáci mohli najít
- Najdi své přátele podle místa kde bydlíš nebo školy kterou studuješ
- Diskutuj ve skupinách o tématech, které tě zajímají
Studijní materiály
Hromadně přidat materiály
Balík zkoušek z minulých let
BDOM - Digitální obvody a mikroprocesory
Hodnocení materiálu:
Vyučující: prof. Ing. Radimír Vrba CSc.
Zjednodušená ukázka:
Stáhnout celý tento materiál1. Navrhněte zapojení monostabilního klopného obvodu s časovačem NE555 s dobou kyvu
10ms, spouštěného nástupnou hranou impulsu L-H-L s délkou 1 s. (10b)
Monostabilní klopný obvod s časovačem může být zapojen podle obr. 6.10a.
V klidovém stavu, při IN = H, NUL = H, je výstupní tranzistor 555 otevřen a časovací
kapacitor C1 je proto vybit. Přivedeme-li na vstup IN záporný impuls, nastaví se vnitřní
klopný obvod RS časovače a výstupní tranzistor se uzavře. Napětí na kapacitoru C1 začne
exponenciálně vzrůstat s časovou konstantou R1.C1. Za dobu přibližně
(6.6)
dosáhne referenční úrovně 2.UCC/3 a bezprostředně nato se vnitřní klopný obvod překlopí.
Tím se sepne výstupní tranzistor, zkratuje časovací kapacitor C1 a rychle jej vybije s časovou
konstantou přibližně RON.C1 na zbytkové napětí 0,2 V. Šířka výstupního impulsu Ti závisí
kromě parametrů časovacího členu R1 a C1 ještě také na okamžité hodnotě napájecího napětí,
(s koeficientem dTi/dUCC ≈ 0,35.10-3 V-1 pro UCC = 7,5 až 17,5 V) a dále na teplotě (s
teplotním koeficientem dTi/dθ ≈ -32.10-6 deg-1). Orientační graf pro dimenzování časovacích
prvků R1 a C1 je uveden na obr. 6.10b.
2. Pomocí karnaughovy mapy minimalizujte funkci y=f(a,b,c,d), která je definována funkcí
f=1{0,2,7,8,10,13}, f=0{1,3,4,5,6,9,11,12,14}. Navrhněte a nakreslete zapojení s minimálním
počtem pouzder. (7b)
3.Definujte rozdíl mezi kombinačním a sekvenčním logickým obvodem, uveďte konkrétní
příklady obvodů. (5b)
kombinační obvod má na svém výstupu pouze jakousi logickou funkci jeho vstupů – reaguje na kombinace na vstupu (např NAND, NOR, AND, OR, XOR, NOT a funkce složené z tohoto)
sekvenční obvod má a výstupu stavy, které nemusí odpovídat jednoznačné logické funkci – může obsahovat více zpětných vazeb a závislostí na předchozích stavech (např KO-D, KO-JK, KO-RS, μprocesory
4. Nakreslete blokové schéma smyčky fázového závěsu a nakreslete potřebné úpravy pro
násobení kmitočtu vstupního signálu necelým číslem ve tvaru A/B=1/7. (6b)
Fázový závěs uvedený blokově na obr. 8.2 obsahuje proti systému podle obr. 8.1 navíc
ještě přídavný dělič kmitočtu s dělicím poměrem 1/N ve smyčce zpětné vazby a kromě toho
podle potřeby ještě další dělič s dělicím poměrem 1/M pro dělení kmitočtu fVST vstupního
signálu.
Pokud použijeme pouze dělič s dělicím poměrem 1/N, bude mít výstupní signál
kmitočet
f0 = NfVST. (8.10)
Smyčka pracuje jako číslicově řízený selektivní násobič vstupního kmitočtu fVST přirozeným
číslem N, přičemž číslo N>1 zadáváme ve formě dělicího poměru 1/N děliče, jímž je
nejčastěji programovatelný čítač.
Zařazení děliče s dělicím poměrem 1/M do cesty vstupního signálu s kmitočtem fVST
se pochopitelně projeví ve výstupním signálu uO. Kmitočet f0 popsaný rovnicí (8.8) se v tomto
případě dělí ještě číslem M, takže výsledný kmitočet
f0M = fVSTN/M. (8.11)
Tento fázový závěs nám tedy umožňuje generovat kmity, jejichž kmitočet f0M je s kmitočtem
vstupních kmitů fVST v racionálním poměru N/M, N i M jsou přirozená čísla.
5.Nakreslete průběhy v bodě A a v bodě B při buzení obvodu obdélníkovým signálem (5b)
6.Definujte co je elektricky dlouhé vedení při přenosu signálu.Je nutné takové vedení
přizpůsobit? (4b)
Elektricky dlouhé vedení je takové vedení, podél něhož signál prochází déle než je
doba trvání hrany jeho impulsu. Rušivý signál vzniklý odrazem na nepřizpůsobeném konci
vedení doznívá až po skončení hrany signálu a způsobuje rušení.
7. Navrhněte a nakreslete desítkový synchronní čítač. Čítač navrhněte tak, aby měnil stav
s příchodem sestupné hrany synchronního signálu. (20b)
Johnsonův čítač, který pracuje s Johnsonovým neboli plazivým číselným kódem,
můžeme použít přímo v integrované podobě (např. 4017, 4022) nebo sestavit podle schématu
na obr. 8.17 z jednodušších klopných obvodů. Vstupní čítací impulsy ovládají řídicí vstupy
všech klopných obvodů současně, čítač pracuje synchronně. Zpoždění z čítacího vstupu na
jednotlivé výstupy je ve všech případech přibližně konstantní. Tab. 8.1 obsahuje pravdivostní
tabulku, která popisuje činnost čítače.
8. Navrhněte blokové schéma integračního převodníku AD pracujícího na principu
dvojsklonné integrace a nakreslete potřebné vysvětlující časové průběhy. (8b)
Integrační převodník ADC s mezipřevodem na časový interval existuje v několika
variantách. Na obr. 10.28 je uvedena jedna z nich. Jde o typ s dvojsklonnou integrací, který
proti základnímu typu s jednosklonnou integrací má řadu výdod. Odstraňuje vliv nestability
rezistoru a kapacitoru v integračním zesilovači a nestability kmitočtu z pomocného
generátoru. Převodník v prvním kroku integruje vstupní napětí a ve druhém kroku referenční
napětí. Příchodem startovacího impulsu na vstup S se klopný obvod KO1 na výstupu Q
nastaví a sepne spínač S1. Integrátor integruje vstupní napětí uVST po dobu
(10.31)
určenou naplněním čítače s kapacitou 2n impulsy s kmitočtem f s pomocného generátoru,
které procházejí přes otevřené hradlo H1. Na konci prvního kroku bude výstupní napětí
integrátoru
(10.32)
Po naplnění čítače se jeho signálem přeplnění vynuluje klopný obvod KO1 a spínač S1 se
rozpojí. Naopak se nastaví klopný obvod KO2, z jehož výstupu se ovládá spínač S2, který
připojí na vstup integrátoru záporné referenční napětí UR < 0. Čítač nyní čítá impulsy
z generátoru přes otevřené hradlo H2. Integrátor integruje referenční napětí po dobu T2, danou
dosažením nulové hodnoty výstupního napětí ui. Jakmile výstupní napětí integrátoru projde
nulou, signalizuje tuto situaci komparátor a vynuluje klopný obvod KO2. Signálem z jeho
výstupu se rozpojí spínač S2 a uzavře hradlo H2. Na výstupu čítače zůstane číslo D
odpovídající době
(10.33)
9.Vysvětlete, proč se u integračního převodníku užívá doba převodu 20 ms popřípadě násobky tohoto čísla. (5b)
Syntetizátor – 3b
bylo dáno zapojení multiplexeru, za úkol udělat pravdivostní tabulku, Karnaughova mapa a minimalizace – 5b
převod dekadického čísla na binární a hexadecimální – 4b
de Morganova pravidla – 2b
pojmy: součtový term, součinový term, minterm, maxterm, úplný term – 5b
co jsou to signály INT, INTA, jakou mají úlohu, jestli jsou signály vstupní nebo výstupní, kde se nacházejí – 4b
adresování v mikroprocesoru (relativní, přímé, nepřímé). popsat
když dojde k přerušení, podle čeho MP pozná, kde (ve smyslu adresy buňky) má pokračovat v instrukcích
schéma dynamicky buzeného maticového LED displeje (schéma tam bylo, jedná se o to to poznat) a stručně vysvětlit funkci – 5b
popište, v čem se liší převodní charakteristika v obvodu s hysterezí od normální, ještě nějaké věci k tomu.
schéma s klopnými obvody v pouzdrech 74ALS123, generátor pravoúhlých kmitů a pulsů s monostabilními KO
příklad. Tři hořáky v kotelně, logická 1, když hoří, logická 0, když ne. – 15b
navrhnout obvod, který rozsvítí červenou LED (2,4V, 10mA), když svítí 2 a méně hořáků
navrhnout obvod, který zapne elektromagnetický spínač (12V, 200mA), když hoří 1 nebo žádný hořák.
1)Nakreslete blokové schéma a základní časový průběh a popište činnost sledovacího převodníku A/D.
nemuzu najit
2)Definujte elektricky krátké vedení a popište možné následky, pokud není použito.
Elektricky krátké vedení je takové vedení, jímž signál projde za kratší dobu než je
trvání nejstrmější hrany signálu. Odražený signál doznívá se skončením hrany přenášeného
signálu. Elektricky krátké vedení může být tedy impedančně nepřizpůsobeno a přesto nedojde
k rušení signálu odraženým impulsem.
3)Fci nakreslete do K.M. pro 4 proměnné r, s, t, u a zjednodušte ji. Potom nakreslit realizaci s NOR
Čím je typická převodní charakteristika s hysterezí? Jednoduché zapojení oscilátoru pravoúhlých kmitů, který kromě hradla s hysterezí obsahuje pouze 2 pasivní součástky a nakreslete použité časové průběhy po připojení napájecího napětí.
Technická realizace logických členů s hysterezí spočívá
nejčastěji v tom, že do cesty logického signálu je vložen
Schmittův klopný obvod
Vynikající výhodou těchto obvodů s hysterezní převodní
charakteristikou je, že ačkoli jsou obvodově jednoduché, dávají díky použití kladné zpětné vazby vždy tu největší strmost hran výstupních logických signálů, s níž je možné u dané řady obvodů počítat. Další předností je
naprostá jednoznačnost odezvy.
Asynchronní 4-bit čítač s D + průběhy
6.De Morganova pravidla
, - de Morganova pravidla
7.Nakreslete a zdůvodněte závislost napájecího na výstupním napětí (Uss ÷ Udd) inventoru CMOS.
Popis: Převodní charakteristika uO(uI) invertoru CMOS, pracujícího s napájecím napětím UDD = 15 V, je nakreslena na tomto obrazku . Spolu s ní je v obrázku zakreslena i odpovídající ampérvoltová charakteristika iD(uI). Tvar těchto charakteristik je podmíněn postupným přechodem tranzistoru T1 z aktivní oblasti jeho výstupních charakteristik (vějířovitě se rozbíhající soustava charakteristik v okolí počátku souřadnic, vyznačujících se velkou strmostí) přes oblast proudové saturace (téměř přímkové charakteristiky, prakticky rovnoběžné s osou napětí) do stavu zahrazení (charakteristika splývající s osou napětí - tranzistorem teče jen zbytkový proud) a souběžně probíhajícím přechodem tranzistoru T2 ze stavu zahrazení přes oblast saturace do aktivní oblasti. Oba tranzistory pracují s obohacením, při nulovém napětí hradla G tranzistoru vzhledem k jeho emitoru S je tranzistor uzavřen. K otevření tranzistoru s kanálem typu N je třeba přivést na jeho hradlo kladné napětí UGSN převyšující jeho prahové napětí UPN. Tranzistor s kanálem typu P se otevírá záporným napětím hradla vzhledem k jeho emitoru UGSP. Toto napětí musí být zápornější, než prahové napětí tranzistoru UPP. V běžných integrovaných obvodech CMOS, které pracují v rozmezí napájecího napětí UDD od 3 V do 15 V až 18 V, se absolutní hodnoty prahových napětí obou typů tranzistorů pohybují v rozmezí 1 až 2 V.
multiplexer
karnaufova mapa
demorganova pravidla
prevod cisel na binarni a hexadec
souctovi term minterm maxterm....
zapojeni pro dynam buzeni led displayu..
74ALS123
relativni adresovani prime a neprime adresovani
jak mikroprocesor pozna kam ma po preruseni jit
1 ZÁKLADNÍ POJMY DIGITÁLNÍ TECHNIKY
1.1 Jak vyjadřujeme dvouhodnotové veličiny v digitální technice?
Významově stále ve stejném pořadí: a) logická interpretace 0 a 1, b) výrokem nepravdivý a pravdivý, c) formou binárních číslic 0 a 1 zejména pro vícebitové skupiny, d) neaktivní a aktivní stav řídicí veličiny, e) napěťovou úroveň L (nižší) a H (vyšší) hodnota napětí nebo proudu, f) jinak – např. rozepnuto a sepnuto.
1.2 Jak se liší kladná a záporná logika ?
U kladné logiky platí u1 > u0 , u záporné naopak u1 < u0 kde u1 vyjadřuje napěťovou úroveň logické jedničky a u0 logické nuly.
1.3 Jak se liší kombinační a sekvenční logické obvody?
U sekvenčního logického obvodu je hodnota výstupní veličiny závislá nejen na okamžitém stavu (kombinaci) vstupních veličin, ale navíc také na předchozím stavu systému. Sekvenční obvod tedy obsahuje vnitřní paměť.
2 KOMBINAČNÍ LOGICKÉ FUNKCE
2.1 Čím je charakteristická úplně určená kombinační logická funkce?
Tato logická funkce je definována pro všechny kombinace vstupních proměnných.
2.2 Kolik kombinačních logických funkcí lze vytvořit pro jednu logickou proměnnou?
Pro jednu logickou proměnnou lze vytvořit 4 logické funkce: nulová f0(x) = 0, totožnost f1(x) = x, negace f2(x) = x , jednotková funkce f3(x) = 1.
2.3 Kolik funkcí tvoří obor úplně určených kombinačních logických funkcí u proměnných?
Těchto funkcí je (2^2)^n . Např. pro n = 2 je jich 16.
2.4 Jak lze zobrazit logické funkce?
Nejčastěji se používají následující způsoby zápisu a zobrazení: a) pravdivostní tabulka, b) logický výraz, c) zobrazení pomocí mapy, d) zobrazení pomocí logického schématu.
2.5 Jaké znáte důležité typy logických výrazů?
Logické výrazy: a) součinový term, b) součtový term, c) minterm, d) maxterm, e) úplný term.
2.6 Jaký vztah se nejčastěji používá pro algebraickou minimalizaci úplně určených funkcí?
Využívá se hlavně vztah
Např. výraz
lze upravit na
2.7 Jakou grafickou metodu lze využít při minimalizaci?
Nejčastěji se používá Karnaughova mapa pro 2 až 4 logické proměnné.
3 REALIZACE KOMBINAČNÍCH LOGICKÝCH FUNKCÍ
3.1 Uveďte hlavní způsoby realizací logických funkcí.
K realizaci se používají zejména: a) hradla a jednoduché logické (integrované) obvody NAND, NOR, AND, OR, AND-OR-INVERT, EX-OR apod., b) multiplexery a demultiplexery, c) převodníky kódu, d) programovatelné paměti
PROM a EPROM, e) programovatelné logické obvody PLD, PLA a FPGA.
4 Druhy digitálních integrovaných obvodů
4.1 Uveďte základní typy technologií používaných v digitálních obvodech.
Digitální integrované obvody TTL (např. řady 74, 74ALS, 74AS), IIL, ECL a zejména CMOS (např. řady 40/45, AC/ACT, AHC/AHCT, ALVC, AVC, 54HC/7HCT.
4.2 Nakreslete vstupní a obě výstupní charakteristiky běžného invertoru řady 74.
4.3 Jaká jsou průměrná časová zdržení hradla TTL typu 74, 74ALS, 74AS.
Obvody typu 74 vykazují zdržení 10 ns, obvody 74ALS 4 ns a obvody 74AS 1,7 ns.
4.4 Charakteristický součin td.Pd by měl být u optimálního digitálního obvodu co nejmenší nebo co největší?
Součin td.Pd by měl být co nejmenší, tzn. obvody mají minimální zdržení td a minimální příkon Pd.
4.5 Jakou technologii používají zřejmě digitální obvody v tzv. digitálních náramkových hodinách napájených malým knoflíkovým článkem?
Jsou použity digitální obvody CMOS s téměř nulovým příkonem ve „statickém“ provozu. Stav většiny logických obvodů se mění pouze jedenkrát za vteřinu a průměrná hodnota odebíraného napájecího proudu je tedy téměř nulová.
4.6 Nakreslete typické schéma logického invertoru CMOS, nakreslete a zdůvodněte jeho
převodní a napájecí charakteristiku.
Schéma je uvedeno na obr. 4.13 a v podstatě obsahuje pouze dva tranzistory CMOS s rozdílnými typy kanálu. Vstupní napětí blízko úrovní L a H znamená úplné zahrazení jednoho tranzistoru a úplné otevření druhého tranzistoru. Napájecí proud je zanedbatelně malý, blízký nule. Naopak při vstupním napětí blízko prahového napětí mají oba kanály odpor pouze několik desítek až stovek ohmů a napájecí proud stoupne až na několik miliampérů.
5 Zásady navrhování digitálních obvodů a systémů
5.1 Lze nechat volně nepřipojené nevyužité vstupy digitálních obvodů?
Volně nepřipojené vstupy digitálních obvodů mohou jednak reagovat na parazitní indukované rušivé signály a jednak nemají přesně definovanou napěťovou úroveň. To je obzvlášť nebezpečné u obvodů CMOS, kdy se napětí vstupu může ustálit v okolí rozhodovacího (prahového napětí a obvodem CMOS teče potom nebezpečný příčný proud.
5.2 Nevyužité vstupy digitálních obvodů se připojují na logickou 0 nebo 1?
Nevyužité vstupy digitálních obvodů se připojují na logickou 0 nebo 1, ale vždy tak, aby se respektovala správná kombinace vstupních logických proměnných podle pravdivostní tabulky. Proto se např. nevyužitý vstup vícevstupého hradla (N)AND vždy připojí na 1 a hradla(N)OR na 0.
5.3 Je možná přímá spolupráce obvodů TTL a CMOS se stejným napájecím napětím?
Vzájemná spolupráce je možná, musí se však zajistit vzájemná napěťová a proudová
slučitelnost. Řešení viz např. obr. 5.4.
5.4 Jaké mohou nastat problémy při ovládání digitálních obvodů mechanickými kontakty spínačů a přepínačů ?
Při zpracování signálů generovaných mechanicky ovládanými kontakty vždy hrozí nebezpečí hazardních stavů, jejichž příčinou bývá zejména: odskoky kontaktů do mezipolohy, falešné spínací impulsy, přechodný děj trvající několik m5, apod.
5.5 Lze digitálními obvody ovládat i výkonové zátěže?
Výkonové zátěže lze budit přímo výstupy digitálních obvodů, nebudou-li přitom překročeny doporučené nebo mezní hodnoty výstupního napětí a proudu. V ostatních případech se využívá posílení výstupního výkonu většinou pomocnými
(výkonovými) tranzistory. Zvláštní ošetření vyžaduje buzení zátěží s výraznou imaginární složkou impedance (C, L).
5.6 Jaké základní typy spojů se používají v digitální technice?
Jednoduchý vodič, dvojitý paralelní vodič, vícenásobné paralelní vodiče, vedení se zkroucenými vodiči (twist), koaxiální kabely.
6 Tvarování, generování a zdržování impulsů
6.1 K čemu se využívá hystereze převodní charakteristiky některých typů digitálních obvodů?
Zejména ke zvýšení odolnosti digitálních obvodů proti rušení, umožnění zpracovávat logické signály rušené superponovaným šumem nebo signály s pomalými hranami.
6.2 Nakreslete schéma základního monostabilního obvodu pro prodlužování doby trvání pravoúhlého impulsu.
6.3 Vysvětlete vnitřní strukturu univerzálního časovače 555 a nakreslete jeho aplikační zapojení ve funkci MKO.
Dálkové (elektrické) řízení doby kyvu MKO s 555 umožňuje použití externího zdroje proudu řízeného napětím pro nabíjení časovacího kapacitoru.
Obr. 6.10 Zapojení MKO s časovačem 555
6.4 Lze zkracovat pravoúhlé impulsy pasivními integračními články?
Zkracování je možné podle obr. 6.13. Podle volby hradla (N)AND, (N)OR nebo EXOR zkracovací obvod reaguje na nástupnou, sestupnou nebo obě hrany budicího pravoúhlého signálu.
7 Generátory pravoúhlých kmitů a pulsů
7.1 Nakreslete základní typy generátorů pravoúhlých kmitů, které se nejčastěji používají s hradly TTL.
7.2 Nakreslete oblíbený typ oscilátoru pravoúhlých kmitů s hradly CMOS. Vysvětlete účel použití jednotlivých součástek? Jak se nastavuje kmitočet výstupních kmitů?
Schéma oscilátoru s invertory CMOS je uvedeno na obr. 7.5 časové parametry a tedy i kmitočet výstupních kmitů určuje článek R1C. Tento článek je buzen skokově se měnícími signály na výstupech obou invertorů. R2 ochraňuje vstupní obvody prvního invertoru při záporném napětí podle obr. 7.5 C před nadměrným proudem, který by tekl otevřenou ochrannou vstupní diodou časování oscilátoru usnadňuje graf na obr. 7.6.
7.3 Vysvětlete princip generování pravoúhlých kmitů oscilátorem s jedním invertorem s hysterezní převodní charakteristikou.
Základní schéma ukazuje obr. 7.13, přičemž vlastní oscilátor tvoří pouze jedno hradlo obvodu 74132 zapojené jako invertor se zpětnou vazbou tvořenou dvojbranem RC. Vlastní časování oscilátoru určuje exponenciální úseky nabíjení a
vybíjení kapacitoru C mezi horní a spodní prahovou úrovní.
7.4 Vysvětlete dva obvyklé způsoby zapojení MKO při autonomním generování pravoúhlých kmitů.
V obou případech musí být MKO zapojen do zpětnovazebního obvodu. První způsob ukazuje obr. 7.15, kdy MKO1 je vybaven zpětnou vazbou z inverzního výstupu Q na dynamický vstup B (ten reaguje na rostoucí signál). MKO2 pak pouze určuje střídu výsledných kmitů. C1R1 tedy určuje kmitočet a R2C2 střídá. Druhý způsob ilustruje schéma na obr. 7.17, kde jsou oba monostabilní klopné obvody zapojeny ve zpětné vazbě. R1C1 určuje dobu trvání jedničky a R2C2 dobu trvání nuly v periodě výstupních pravoúhlých kmitů na výstupu OUT.
Obr. 7.15: Generátor pravoúhlých kmitů s MKO
Obr. 7.17: Pulsní generátor s MKO typu 74121
7.5 Nakreslete a popište použití časovače 555 jako generátor pravoúhlých kmitů.
Schéma je na obr. 7.18 časování nastavuje (R1+R2)C při rostoucím napětí na časovacím kapacitoru C a R2C při klesajícím napětí.
8 Kmitočtové syntezátory a ústředny, časové základny
8.1 Popište jednotlivé bloky základní smyčky fázového závěsu PLL.
Fázový komparátor (viz obr. 8.1) srovnává kmitočet fVST a fázi φVST vstupného signálu SVST(t) s kmitočtem f0 a fází φ0
vstupního signálu s0(t). Odchylka těchto veličin určuje výstupní napětí u komparátoru, které je zpracováno filtrem DP.
Přenosová funkce FDP tohoto filtru klíčovým způsobem určuje dynamiku a ustalování PLL. Stejnosměrné nebo pomalu se měnící napětí UŘ potom budí
oscilátor řízený napětí a podle jeho převodní charakteristiky pak určuje kmitočet a fázi výstupního signálu s0(t). V ustáleném stavu pak platí fVST ≈ f0 a φVST ≈ φ0
8.2 K čemu se především používá jednotka PLL?
Smyčka fázov
Vloženo: 18.05.2009, vložil: Viktor Klojda
Velikost: 26,64 MB
Komentáře
Tento materiál neobsahuje žádné komentáře.
Copyright 2024 unium.cz